трусики женские украина

На головну

 Розробка схеми електронного еквалайзера - Радіоелектроніка

Міністерство шляхів сполучення РФ

Московський державний університет шляхів сполучення

Кафедра «РЕМ»

Курсовий проект з дисципліни:

«Мікропроцесорні інформаційно-управляючі системи зв'язку»

на тему: «Розробка еквалайзера».

Виконав студ. гр. АТС-531

Перевірив

.

Москва 2004

Зміст

 Введення 3

 Завдання до курсового проекту 4

 Цифрова фільтрація 5

 Характеристика FIRF 6

 Визначення порядку і синтез коефіцієнтів цифрового фільтра, що входять до складу еквалайзера 7

 Загальна схема DSP-система 16

 Організація інтерфейсу між пристроями аналогового вводу-виводу, кодеками і DSP-процесорами 18

 Структурна схема ІС ADSP-2111 19

 Висновок 22

 Список використаної літератури 23

Введення

Цифровий еквалайзер (багатополюсний регулятор тембру) - це набір активних фільтрів з амплітудами, налаштованим на створення форми передавальної функції ряду частотних смуг.

Коефіцієнти всіх фільтрів, що утворюють еквалайзер, зберігаються в пам'яті сигнального процесора і зчитуються при налаштуванні процесора на пропускання сигналу через відповідний фільтр.

На одному сигнальному процесорі програмно реалізується весь набір цифрових фільтрів. Вибірки сигналу частково зберігаються в кільцевому буфері процесора і постійно оновлюються.

Обчислення проводяться в реальному масштабі часу, тому швидкодія процесора повинно бути пов'язане з частотою дискретизації оброблюваного сигналу.

Завдання до курсової роботи

У курсовій роботі необхідно розробити еквалайзер - пристрій, що відноситься до цифровій обробці сигналів і застосовується в мікропроцесорній техніці в системах передачі інформації.

У курсовому проекті рекомендується використовувати в якості базового сигнальний процесор сімейства ADSP-21xx фірми ANALOG DEVICES (США), так як процесори цієї фірми є оптимальними по співвідношенню ціна / якість і знаходять широке застосування у вітчизняних системах цифрової обробки сигналів.

Межі діапазонів частот фільтра представлені таблиці 1:

Таблиця 1.

 ФНЧ ПФ1 ПФ2 ПФ3 ПФ4

 Межі діапазонів частот фільтрів, кГц

 0,54 0,54 1 1 2,9 2,9 7 7 11

Цифрова фільтрація

Цифровий фільтр - це лінеіная імпульсна система, що забезпечує перетворення цифрового сигналу відповідно до деякої зумовленою АЧХ або АФЧХ, якщо важлива початкова фаза. Нехай аналоговий безперервний сигнал - є функція часу x (t). Тоді дискретний сигнал x (nT) може бути отриманий шляхом взяття відліків аналогового сітнала в моменти часу 0, T, 2T, ..., nT. У операторної формі це можна представити таким чином:

Відомо:

Множення нав комплексної області еквівалентно запізнюванню на один такт в тимчасовій області.

Цифровий фільтр описується різницевим рівнянням:

a0 0 x [n] + a1 0 x [n-1] + ... + am 0 x [nm] = b0 0 y [n] + b1 0 y [n-1] + ... + bl 0 y [nl],

або рівнянням у формі Z-перетворення:

X (Z) 0 (a0 + a1 0 Z-1 + ... + am 0 Z-m) = Y (Z) 0 (b0 + b1 0 Z-1 + ... + bl 0 Z-l).

Як видно з рівнянь, при обчисленнях в пам'яті процесора необхідно зберігати два масиви постійних коефіцієнтів. Масиви значень вхідних і вихідних сигналів оновлюються на кожному такті роботи системи. Крім того, для обчислення значення вихідного сигналу y [n] необхідно знати всі його попередні значення і відповідні їм значення вхідного сигналу (x повинен зберігатися m тактів після надходження).

Таким чином, при обчисленні необхідний масив з m членів, який зсувається на кожному такті. Робота з таким масивом займає багато часу, тому реально використовують кільцеві буфери цифрових сигнальних процесорів.

Для того, щоб система володіла заданими властивостями, потрібно наити коефіцієнти різницевих уравненійілі передавальну функцію. Передавальна функція для імпульсних систем у формі Z-перетворення виглядає наступним чином:

Y (p) / X (p) = H (Z).

Розрізняють два види фільтрації дискретних сигналів-нерекурсівние і рекурсивну. Деіствітельно нерекурсівние фільтрація сигналу x (nT) задається виразом:

y [n] = ? ak 0 x [n-k].

Це рівняння фільтра з кінцевим імпульсним відгуком. Під імпульсним відгуком розуміємо імпульсну перехідну функцію k (t) фільтра, тобто його реакцію на функцію.

Деіствітельно рекурсивна фільтрація задається виразом:

y [n] = ? ak 0 x [n-k] + ? bk 0 y [n-k].

Принципова відмінність цього виразу від попереднього в тому, що в правій частині містяться значення вихідного сигналу. Імпульсна перехідна функція такої системи теоретично не може бути рівною нулю. Тому вона носить назву фільтра з нескінченним імпульсним відгуком (IIRF). В обох виразах через:

- Ak і bk позначені коефіцієнти фільтрації;

- N і L-порядки фільтрації;

- Y (n) -n-ий відлік дискретного сигналу, що виходить в результаті фільтрації.

Слід зазначити, що якщо допустити N = 1, то рекурсивна фільтрація завжди може бути замінена нерекурсивною фільтрацією. Зокрема, рекурсивна фільтрація з N = 1. L = 1. еквівалентна нерекурсивною фільтрації з N.

Характеристика рівняння фільтра з кінцевим імпульсним відгуком.

Рівняння фільтра з кінцевим імпульсним відгуком мають деякі конструктивні переваги порівняно з рівняннями фільтра нескінченних імпульсних відгуків.

1. Структурна устоічівость.

Різницеве ??рівняння фільтра з кінцевим імпульсним відгуком містить тільки праву частину. Це означає, що передавальна функція не містить знаменника:

H (Z) == a0 + a1 0 Z-1 + ... + am 0 Z-m.

Характеристичне рівняння не містить коренів. Отже, при будь-яких значеннях коефіцієнтів ai система буде устоічівость до колебеніям.

2. Відсутність накопичуваної помилки.

У рівняння не входять значення вихідного сигналу, а тільки вхідного; отже, після закінчення часу реакції всі наслідки неправильного завдання початкових умов зникнуть.

3. нерекурсівние фільтр має прототип в області безперервних сигналів, що важливо при вирішенні завдань з переходом з цифровою області в аналогову.

4. Для роботи з нерекурсивними фільтрами створено більше комп'ютерних програм. До того ж вони працюють краще.

5. Структурна схема фільтра з кінцевим імпульсним відгуком представлена ??на малюнку 1:

Рис.1. Синтез коефіцієнтів фільтра з кінцевим імпульсним відгуком.

6. Недоліком нерекурсивних фільтрів є те, що вони вносять принципове запізнювання. Щоб отримати перше значення вихідного сигналу, необхідно чекати m тактів для заповнення масиву вхідних значень. Тому нерекурсівние фільтрація використовується в додатках, не критичних до величини затримки.

Загальний порядок синтезу коефіцієнтів фільтра наступний:

1) задатися амплітуди-частотної (АЧХ) або амплітуди-фазо-частотної (АФЧХ) характеристиками фільтру;

2) отримати імпульсну перехідну характеристику фільтра k (t), для чого необхідно взяти зворотне перетворення Фур'є від АЧХ або зворотне перетворення Лапласа від АФЧХ;

3) знайти коефіцієнти фільтра, взявши дискретні значення імпульсної перехідної функції k (nT).

Визначення порядку і синтез коефіцієнтів

Цифрових фільтрів, що входять до складу еквалайзера.

Припустимо, що ФЧХ дорівнює 0. Тоді для отримання імпульсної перехідної функції смугового фільтра з смугою пропускання fi-1 ? fiдостаточно взяти зворотне перетворення Фур'є від АЧХ:

k (t) = 1 / 2??A (?) 0 ej?td? = A0 / 2??ej?td? - A0 / 2??ej?td? =

= A0 / ?t (sin?i 0 t - sin?i-1 0 t), де ?i = 2? fi.

Для виключення похибки дискретизації виберемо частоту дискретизації в два рази вище верхньої частоти загальної смуги пропускання еквалайзера:

Tд = 2? / ?д = 2? / 2?n = ? / ?n = ? / (2 0 ? 013) = 0,0385 мс.

Продіскретізіровав імпульсну перехідну функцію з періодом дискретизації, отримаємо ґратчасту функцію k (nTд).

Імпульсна перехідна функція починається зліва від початку координат. Це неможливо з фізичної точки зору, так як не можна реагувати на подію, яка ще не відбулося. Щоб змістити функцію по осі абсцис вправо, необхідно внести запізнювання. Однак, якщо імпульсна перехідна функція нескінченна, то необхідно внести нескінченне запізнювання, що неможливо. Реально беруть 2N + 1 відліків гратчастої функції, що відповідає запізнюванню на NTд.

В рамках курсового проекту порядок фільтра обмежується наступній величиною:

N ? tдоп / Tд,

де tдоп- час, через який k (t) ? 0,10 k0,

k0 = k (t) max.

Фільтр нижніх частот (ФНЧ).

Частота зрізу фільтра: кГц;

рад / с;

Частота діскретізаціікГц;

Період дискретизації фільтру для визначення порядку даного фільтра:

мс.

Перехідна функція:

.

Рис.3. Перехідна функція ФНЧ.

Визначимо коефіцієнти фільтра ФНЧ:

Таблиця 2.

n a n a n a n a

 0 -0,050849552 21 0,05213266 41 -0,057902897 61 0,066693601

 1 -0,047381452 22 0,044603043 42 -0,046254347 62 0,047455709

 2 -0,042531604 23 0,035644122 43 -0,032920949 63 0,02589646

 3 -0,036405607 24 0,025465445 44 -0,018209385 64 0,002473637

 4 -0,029146011 25 0,014314951 45 -0,00247349 65 -0,022284955

 5 -0,020929191 26 0,002473283 46 0,013893446 66 -0,047790903

 6 -0,011961243 27 -0,009752894 47 0,030467601 67 -0,073406266

 7 -0,002473018 28 -0,02203843 48 0,046804595 68 -0,098456107

 8 0,007285626 29 -0,034047894 49 0,062450287 69 -0,122242231

 9 0,017052183 30 -0,045444252 50 0,07695216 70 -0,144057845

 10 0,026558333 31 -0,055897815 51 0,089871011 71 -0,163202823

 11 0,035537068 32 -0,065095206 52 0,100792694 72 -0,178999256

 12 0,04372993 33 -0,072748139 53 0,109339601 73 -0,190806934

 13 0,050894174 34 -0,078601768 54 0,115181622 74 -0,198038431

 14 0,056809654 35 -0,082442378 55 0,118046281 75 -0,200173423

 15 0,061285263 36 -0,084104208 56 0,117727803 76 -0,196771935

 16 0,06416472 37 -0,083475205 57 0,114094848 77 -0,187486186

 17 0,065331569 38 -0,080501546 58 0,107096699 78 -0,172070753

 18 0,064713212 39 -0,075190761 59 0,096767723 79 -0,150390796

 19 0,062283872 40 -0,067613365 60 0,083229939 80 -0,122428134

 20 0,058066372

n a

 81 -0,088285002

 82 -0,048185366

 83 -0,002473726

 84 0,048388594

 85 0,103829644

 86 0,163175427

 87 0,225660716

 89 0,356611612

 90 0,423214887

 91 0,489266451

 92 0,553768875

 93 0,615731167

 94 0,674187436

 95 0,728215241

 96 0,77695324

 97 0,819617762

 98 0,855517962

 99 0,884069233

 100 0,904804592

 101 0,917383797

 102 0,9216

Таким чином, отримаємо 2 * N + 1 = 103 ..

Смуговий фільтр 1. (ПФ1)

Частоти зрізу фільтра: кГц, кГц;

рад / с;

рад / с;

Частота дискретизації fд = 13 кГц;

Період дискретизації фільтру для визначення порядку даного фільтра:

мс.

Перехідна функція:

.

Рис.4. Перехідна функція ПФ1.

Визначимо коефіцієнти фільтра ПФ1:

Таблиця 3.

 n a 27 0,050566544

 0 -0,027392762 28 0,009754081

 1 -0,049172612 29 -0,011037791

 2 -0,057498995 30 -0,001629017

 3 -0,049981285 31 0,033889051

 4 -0,031300945 32 0,077854621

 5 -0,011253529 33 0,106118285

 6 -0,000340822 34 0,098772242

 7 -0,004862821 35 0,049903812

 8 -0,023768747 36 -0,028191457

 9 -0,048803001 37 -0,108781867

 10 -0,068018861 38 -0,161509497

 11 -0,071175102 39 -0,166035038

 12 -0,054593763 40 -0,122644307

 13 -0,023199651 41 -0,054716469

 14 0,011335417 42 -0,001027688

 15 0,035666075 43 -9,11331E-05

 16 0,040864762 44 -0,072393216

 17 0,026753627 45 -0,207878004

 18 0,002377281 46 -0,36456585

 19 -0,017802566 47 -0,480163419

 20 -0,020450558 48 -0,493412799

 21 0,000250373 49 -0,367750032

 22 0,039336231 50 -0,108340337

 23 0,082625786 51 0,234522697

 24 0,112674731 52 0,57791205

 25 0,116628962 53 0,831063217

 26 0,09245668 54 0,924

Таким чином, отримаємо 2 * 27 + 1 = 55.

Смуговий фільтр 2. (ПФ2)

Частоти зрізу фільтра: кГц, кГц;

рад / с;

рад / с;

Частота дискретизації fд = 18 кГц;

Період дискретизації фільтру для визначення порядку даного фільтра:

мс.

Перехідна функція:

.

Рис.5. Перехідна функція ПФ2.

Визначимо коефіцієнти фільтра ПФ2:

Таблиця 4.

 n a n a n a n a

 0 -0,011403272 26 0,008564942 51 -0,008846573 76 -0,18082

 1 -0,000671233 27 0,021102423 52 0,037595032 77 -0,1784

 2 -0,002996937 28 0,004265003 53 0,080410875 78 0,095797

 3 -0,018770032 29 -0,036469236 54 0,051282637 79 0,448421

 4 -0,022854085 30 -0,056323545 55 -0,042798877 80 0,481368

 5 0,001126855 31 -0,024681939 56 -0,112227487 81 0,024559

 6 0,034325515 32 0,032843223 57 -0,083934873 82 -0,58945

 7 0,040979404 33 0,059807045 58 0,010970719 83 -0,77512

 8 0,011187719 34 0,033616102 59 0,072924662 84 -0,27695

 9 -0,025443793 35 -0,010193441 60 0,052722936 85 0,516062

 10 -0,033795035 36 -0,024329191 61 0,004870193 86 0,897

 11 -0,013271274 37 -0,007485342 62 0,006592027

 12 0,005692888 38 0,000376818 63 0,047575263

 13 0,002823747 39 -0,022171202 64 0,039797492

 14 -0,007074135 40 -0,043667715 65 -0,056146793

 15 0,002253171 41 -0,019772772 66 -0,152792284

 16 0,028241957 42 0,041957097 67 -0,123885355

 17 0,037692296 43 0,079697904 68 0,034673544

 18 0,008942625 44 0,047836289 69 0,175624872

 19 -0,035597973 45 -0,025176686 70 0,159227505

 20 -0,051085442 46 -0,066753777 71 0,017255804

 21 -0,02221679 47 -0,044175408 72 -0,085824627

 22 0,01877206 48 0,001261156 73 -0,058283491

 23 0,031228765 49 0,012420123 74 0,003729665

 24 0,013463011 50 -0,008885547 75 -0,047156433

 25 -0,000947481

Таким чином, отримаємо: 2 * N + 1 = 87.

Смуговий фільтр 3. (ПФ3)

Частоти зрізу фільтра: кГц, кГц;

рад / с;

рад / с;

Частота дискретизації fд = 18 кГц;

Період дискретизації фільтру для визначення порядку даного фільтра:

мс.

Перехідна функція:

.

Рис.6. Перехідна функція ПФ3.

Визначимо коефіцієнти фільтра ПФ3:

Таблиця 5.

 n a n a n a

 0 0,040797115 16 -0,020022291 32 0,033266

 1 0,001220133 17 0,055837751 33 0,260118

 2 0,039978222 18 0,098343639 34 -0,09252

 3 0,02276506 19 -0,121159876 35 -0,25744

 4 -0,105348775 20 -0,099106166 36 0,086745

 5 -0,016132812 21 0,105674587 37 0,060059

 6 0,099578035 22 0,034090375 38 0,051138

 7 0,000120154 23 0,00765609 39 0,204207

 8 -0,018054176 24 0,033408102 40 -0,26949

 9 -0,004859298 25 -0,15056655 41 -0,34219

 10 -0,082884453 26 -0,049309806 42 0,383098

 11 0,033032806 27 0,20912763 43 0,239879

 12 0,12739375 28 0,019199721 44 -0,17655

 13 -0,050946367 29 -0,114030202 45 0,0433

 14 -0,081052541 30 0,000617104 46 -0,43205

 15 0,02041495 31 -0,089953059 47 -0,30865

 48 1,286545

 49 0,361651

 50 -2,03978

 51 -0,1583

 52 2,34

Таким чином, отримаємо: 2 * N + 1 = 53

Смуговий фільтр №4 (ПФ4)

Частоти зрізу фільтра: кГц, кГц;

рад / с;

рад / с;

Частота дискретизації fд = 18 кГц;

Період дискретизації фільтру для визначення порядку даного фільтра:

мс.

Перехідна функція:

Рис.7. Перехідна функція ПФ4.

Визначимо коефіцієнти фільтра ПФ4:

Таблиця 6.

 n a n a

 0 -0,039924801 13 -0,14859

 1 -0,036859051 14 -0,03612

 2 -0,030099957 15 0,339846

 3 0,181767777 16 -0,44409

 4 -0,262616392 17 0,188865

 5 0,179398893 18 0,21898

 6 -0,00735706 19 -0,34919

 7 -0,074570718 20 -0,03768

 8 -0,033569017 21 0,674093

 9 0,236141895 22 -0,90173

 10 -0,323321834 23 0,190798

 11 0,185039538 24 1,350195

 12 0,056604813 25 -2,93165

 26 1,8

Таким чином, отримаємо: 2 * N + 1 = 27

Результати визначення порядку фільтрів зручно представити в наступному вигляді:

Таблиця 7.

 Фільтр Смуга пропускання N Tд, з N Максимальна точка АЧХ

 ФНЧ1 0-0,54 0,0042 93 4,2

 ПФ1 0,54-1 0,0043 95 4,3

 ПФ2 1-2,9 0,0162 36 1,6

 ПФ3 2,9-7 0,0009 20 0,88

 ПФ4 7-11 0,0006 13 0,56

Після обмеження функції та внесення запізнювання можна провести обчислення коефіцієнтів фільтра:

a0 = k (0) = a2N;

a1 = k (Tд) = a2N-1;

a2 = k (2 * Tд) = a2N-2;

...

aN = k (N * Tд).

Отримавши масив коефіцієнтів, можна записати АФЧХ фільтра з кінцевим імпульсним відгуком.

H (Z) = a0 + a1 * Z ^ -1 + ... + a2N + 1 * Z ^ - (2N + 1), Z = e ^ jwt

H(jw)=a0+a1*e^-jwt+...+a2N+1*e^-(2N+1)*jwt=a0+a1*Cos(w*Tд)+...+a2N+1*Cos(2N+1)*w*Tд-j*(a1*SinwTд+...+a2N+1*Sin(2N+1)wTд)

Запишемо цей вираз в більш зручній для програмування формі:

H (jw) = Re (w) + jJm (w),

Тоді АЧХ фільтра

/ H (jw) / = Re ^ 2 (w) + Jm ^ 2 (w)

Рис.8. Загальна схема DSP-системи

Сигнал, що надходить на аналоговий вхід системи попередньо обмежується по частоті за допомогою протівопомехового фільтра нижніх частот. Потім він передається на АЦП. У виділений момент дискретизації конвертер перериває роботу процесора і формує відповідну вибірку.

В DSP вхідні дані обробляються з програмного алгоритму. Коли процесор закінчує необхідні обчислення, він посилає результат в ЦАП. ЦАП конвертує вихід DSP в бажану аналогову форму. Вихід конвертора згладжується поновлюючим фільтром нижніх частот.

Довільний головний машинний інтерфейс служить для зв'язку DSP із зовнішніми системами, які передають і приймають дані і сигнали управління.

Організація інтерфейсу між пристроями аналогового

введення-виведення, кодеками і DSP-процесорами.

Так як більшість додатків цифрової обробки сигналів вимагає наявності одночасно АЦП і ЦАП, то широкий розвиток отримали універсальні пристрої, що інтегрують функції кодека і портів введення-виведення на одному кристалі і забезпечують просте підключення до стандартних DSP-процесорів. Ці пристрої називають аналоговими кінцевими пристроями (далі по тексту-AFE-Analog Front End).

Функціональна схема мікросхеми AD73322 показана на рис.3. Даний прилад являє собою подвійний AFE з двома 16-розрядними АЦП і двома 16-розрядними ЦАП з можливістю роботи з частотою дискретизації 64 кГц. ІС AD73322 розроблена для універсального застосування, включаючи обробку мови і телефонію з використанням сигнал / шум на рівні 77дБ в межах голосової смуги частот.

Канали АЦП і ЦАП мають програмовані коефіцієнти посилення по входу і виходу з діапазонами до 38дБ і 21 дБ відповідно. Вбудований джерело опорної напруги величиною + 2ю7-5.5 В. Його споживана потужність при напрузі живлення +3 В складає 73 мВт.

Рис. 9. Функціональна схема мікросхеми ADSP-2189.

Системний інтерфейс DSP

Системний інтерфейс являє собою, набір програмних і апаратних можливостей управління DSP, сигнали управління включають в себе:

- Reset - сигнал скидання,

- Сінхроімпульс,

- Входи прапорів,

- Сигнали запиту переривання

Reset - зупиняє виконання інструкцій і здійснює апаратний скидання. Після скидання значення всіх регістрів, ВУ і генератора адреси не визначено.

Сінхроімпульси

Процесор використовує ТТЛ сумісні імпульси подаються на вхід CLKIN, або кварцовий резонатор включається між входами CLKIN і XTAL.

Програмна завантаження процесора може инициализироваться не тільки сигналом RESET, а й програмним шляхом. Процесор містить керуючий регістр і при установці в ньому біта BFORCE і 1 инициализируется програмна завантаження. Під час програмної завантаження всі переривання маскуються.

DSP має 1 або кілька входів для зовнішніх переривань IRQ1 і IRQ0, сюди підключаються сигнали запиту переривань, кожен з який має свій рівень пріоритету.

FI - вхідний прапор, може використовуватися в умовних командах переходу.

FO - може використовуватися для різних цілей як вихідний керуючий сигнал. Сигнал FO не зачіпається апаратним скиданням. Всі інші прапори встановлюються в 1, при апаратному скиданні.

ADDR - 14 розрядна шина адреси.

DATA - 24 розрядна шина даних.

RW / WR - управління напрямком передачі даних (читання із зовнішньої пам'яті або запис)

Сигнали BMS, PMS, DMS дозволяють вибирати одне з 3-х адресних просторів зовнішньої пам'яті доступною процесору.

Процесор має інтерфейс із зовнішньою пам'яттю 3-х видів:

1. Завантажувальна пам'ять, то звідки здійснюється початкове завантаження програми в процесор. Организованна у вигляді сторінок, ділиться на 3-х байтниє слова (24 розряду). Кожна сторінка має свій завантажувальний адресу, в якому зазначено номер станиці, її довжина, і порядок зчитування слів з сторінки.

2. Пам'ять програм. Процесор адресує до 16 Кбайт 24-х розрядних слів пам'яті програм, з яких 2 Кбайта на кристалі Процесор записує 14 розрядний. Адреса інструкції на шину PMA, інструкція або дані передаються в ВУ по 24 розрядній шині PMD. Якщо одночасно проводиться звернення до зовнішньої пам'яті даних і зовнішньої пам'яті програм, то спочатку зчитується інформація з пам'яті програм. Вибір пам'яті програм здійснюється сигналом PMS, а напрямок передачі керуючим сигналом RW / WR. Зовнішня пам'ять програм може бути відсутнім.

3. Пам'ять даних. Процесор адресує 16 Кбайт 16 розрядних слів пам'яті даних, пам'ять даних на кристалі має об'єм 1 Кбайт. Дані переносяться по старшим 16 бітам 24 розрядної шини даних. вся пам'ять даних розділена на 5 областей (зовнішня), кожна з цих областей має своє число циклів очікування, встановлюється програмним шляхом. Завдяки цьому різні області адресного простору можуть використовуватися пристроями мають різний швидкодію. Використовуючи запит шини BR і сигналу переривання шини BG, процесор може віддавати керування шиною зовнішнього пристрою (HOST інтерфейсу). Вхід BR є асинхронним. Зовнішні пристрої запитують шину установкою сигналу BR. Коли цей сигнал розпізнаний, процесор відповідає установкою сигналу BG в наступному циклі, процесор зупиняє свою роботу якщо необхідно і переводить шини адреси і даних, а також сигнали RD / WR, BMS, PMS, DMS в третій стан. Після цього управління шиною передається зовнішнього пристрою. Зовнішній пристрій повертає управління шиною скиданням сигналу BR, процесор відповідає скиданням сигналу BG. Після цього робота процесора поновлюється з того моменту де вона була припинена.

На рис. 10 показана система на базі процесора ADSP-2189M, що використовує повномасштабну модель пам'яті. Вона включає два пристрої, що працюють через послідовні інтерфейси, 8-розрядну EPROM, зовнішню оверлейну пам'ять програм і даних. Можливість програмної генерації циклів очікування дозволяє легко підключати швидкий процесор до більш повільним периферійним пристроям. Процесор ADSP-2189M також підтримує чотири зовнішніх переривання, сім універсальних сигналів вводу-виводу і два послідовних порти. Один з послідовних портів може бути налаштований як джерело двох додаткових сигналів переривання, один універсальний вхід і один універсальний сигнал виведення, що дасть в сумі шість зовнішніх сигналів переривання, дев'ять каналів вводу-виводу загального призначення при збереженні одного повнофункціонального послідовного порту. Процесор ADSP-2189M може також працювати в режимі доступу до хост-пам'яті (host memory mode), який дозволяє організувати доступ по всій ширині зовнішньої шини даних, але обмежує адресацію одним адресним бітом. Додаткові периферійні пристрої можуть бути підключені в режимі host memory mode при використанням зовнішніх апаратних засобів для генерації і фіксації додаткових адресних сигналів.

Рис.10.

Опис АЦП

У зв'язку з швидким розвитком технології змішаної аналогово-цифрової обробки сигналів пристрої на базі DSP з високим ступенем інтеграції, що з'являються на ринку в даний час (наприклад ADSP-21ESP202), мають крім DSP-ядра інтегровані АЦП / ЦАП, що знімає проблему організації інтерфейсу між окремими компонентами. Дискретні АЦП і ЦАП тепер оснащуються інтерфейсами, спеціально призначеними для зв'язку з DSP, і тим самим мінімізують або усувають необхідність зовнішньої підтримки інтерфейсу або застосування інтерфейсної логіки. Високопродуктивні сігма-дельта-АЦП і ЦАП в даний час випускаються в одному корпусі (таке комбіновані рішення називається КОДЕК або кодери / декодери), наприклад, AD73311 і AD73322. Дані пристрої також розроблені з урахуванням мінімальних вимог до інтерфейсної логіки при роботі з найпоширенішими DSP-процесорами. У цій главі розглядаються проблеми, пов'язані з передачею і синхронізацією даних при організації різних інтерфейсів.

ОРГАНІЗАЦІЯ паралельного інтерфейсу З DSP-процесорів: ЧИТАННЯ ДАНИХ З АЦП, підключеного з відображенням в адресний простір ПАМ'ЯТІ

Підключення АЦП або ЦАП через швидкий паралельний інтерфейс до DSP-процесору вимагає розуміння специфіки процесів читання даних DSP-процесором з периферійних пристроїв (АЦП), а також запису даних процесором в периферійні пристрої (ЦАП) при підключенні даних пристроїв в адресний простір пам'яті. Спочатку ми розглянемо деякі основні вимоги до часових параметрів сигналів, що використовуються для читання і запису даних. Необхідно відзначити, що принципи, представлені тут на прикладі доступу до АЦП і ЦАП, застосовні також при читанні і запису в / із зовнішньої пам'яті.

Блок-схема типового паралельного інтерфейсу DSP-процесора із зовнішнім АЦП показана на рис 11. Ця діаграма сильно спрощена і показує тільки сигнали, використовувані для читання даних з зовнішнього пристрою, підключеного в адресний простір пам'яті. Використання окремого задає генератора для АЦП є кращим, оскільки сигнал внутрішнього генератора DSP-процесора може мати високий рівень перешкод і фазовий шум (jitter), який у процесі аналого-цифрового перетворення призведе до збільшення рівня шумів АЦП.

Тактовий імпульс задаючого генератора на вході "старт перетворення" (convert start) АЦП ініціює процес перетворення вхідних даних (крок N 1). По передньому фронту цього імпульсу внутрішня схема вибірки-зберігання АЦП перемикається з режиму вибірки в режим зберігання і таким чином починається процес перетворення. Після виконання перетворення на виході АЦП виставляється строб перетворення виконано (крок N 2). Коли цей сигнал надходить на вхід запиту переривання DSP-процесора (IRQ), починається процес читання даних з АЦП. Далі процесор виставляє на шині адресу периферійного пристрою, що ініціював запит на переривання (крок N 3). У той же самий час процесор переводить в активний стан сигнал доступу до пам'яті (DMS) (крок N 4). Дві внутрішні шини адреси в процесорі ADSP-21XX (шина адреси пам'яті програм і шина адреси пам'яті даних) спільно використовують зовнішню шину адреси, а дві внутрішні шини даних (шина даних пам'яті програм і шина даних пам'яті даних) спільно використовують одну зовнішню шину даних. Сигнали вибору пам'яті початкового завантаження (BMS), вибору пам'яті даних (DMS), вибору пам'яті програм (PMS) і вибору пам'яті пристроїв вводу-виводу (IOMS) вказують, для якої пам'яті в даний момент використовуються зовнішні шини. Ці сигнали зазвичай використовуються для дозволу зовнішньої дешифрування адреси, як показано на рис. 11. Вихідний сигнал дешифратора адреси подається на вхід chip select вибору периферійного пристрою (крок N 5).

Сигнал читання пам'яті (memory read, RD) виставляється через проміжок часу tASR після активації сигналу DMS (крок N 6). Щоб повністю використовувати перевагу високої швидкості DSP-процесора, сума часу затримки дешифрування адреси і часу включення периферійного пристрою після подачі сигналу вибору (chip select) не повинна перевищувати час tASR. Сигнал читання пам'яті (memory read, RD) залишається активним (низький логічний рівень) протягом часу tRP. Цей сигнал використовується для переведення в активний стан паралельного виходу даних периферійного пристрою (крок N 7). Сигнал RD звичайно підключається до відповідного висновку периферійного пристрою, званого сигналом дозволу виходу або читання (output enable або read). Висхідний (задній) фронт сигналу RD використовується для введення даних із шини в DSP-процесор (крок N 8). Після появи висхідного (заднього) фронту сигналу RD дані на шині повинні утримуватися периферійним пристроєм протягом часу tRDH, званого часом утримання даних. Для більшості процесорів сімейства ADSP-21XX цей час дорівнює нулю.

Основні вимоги до часових параметрів периферійного пристрою показані на рис. 11. Всі значення дані для процесора ADSP-2189M, працюючого на тактовій частоті 75 МГц.

Рис 11. Підключення АЦП.

Процесор ADSP-2189M здатний ефективно взаємодіяти з повільними периферійними пристроями за допомогою наявних засобів програмування тривалості стану очікування. Є три спеціальних регістра для управління процесом очікування: для пам'яті початкового завантаження, для пам'яті програм і для пам'яті даних і простору вводу-виводу. Програміст може задати від 0 до 15 тактів очікування для кожного паралельного інтерфейсу пам'яті. Кожен такт очікування збільшує час доступу до зовнішньої пам'яті на величину, рівну по тривалості одному такту генератора тактових імпульсів процесора (13.3 нс для процесора ADSP-2189M, працюючого на тактовій частоті 75 МГц). У розглянутому прикладі сигнали адреса пам'яті даних, DMS і RD утримуються незмінними протягом додаткового часу, обумовленого тривалістю тактів очікування. Мікросхеми AD7854 / AD7854L - це 12-розрядні АЦП, що працюють з частотою відліків 100 або 200 кГц, які мають паралельний інтерфейс. Ці АЦП працюють від однополярного джерела живлення з напругою від +3 В до +5.5 В і споживають близько 5.5 мВт (AD7854L при харчуванні +3 В). Автоматичне перемикання мікросхеми в енергозберігаючий режим після виконання перетворення знижує споживану потужність до 650 мкВт. Функціональна схема AD7854 / AD7854L показана на рис. 7.6. ІС AD7854 / AD7854L реалізує технологію перетворення методом послідовного наближення із застосуванням ЦАП з перерозподілом зарядів (ЦАП на перемикаються конденсаторах). Наявність режиму калібрування дозволяє позбутися від похибки зсуву і похибки коефіцієнта посилення. Ключові часові характеристики паралельного інтерфейсу між AD7854 / AD7854L і ADSP-2189M показані на рис. 12. Характеристики процесора ADSP-2189M наведені для тактової частоти рівною 75 МГц. Дослідження часових співвідношень, наведених на рис 7.7, показує, що для синхронізації роботи двох пристроїв необхідне введення п'яти тактів очікування для процесора ADSP-2189M. Це збільшує tRDD до 68.15 нс, що перевищує мінімальний час доступу до АЦП AD7854 / AD7854L (t8 = 50 нс мінімум). Тривалість імпульсу читання - tRP з тієї ж причини збільшується до 70.15 нс, що дозволяє задовольнити вимогу до тривалості строба читання (t7 = 70 нс мінімум). Якщо периферійний пристрій, включене в адресний простір пам'яті, не володіє надзвичайно малим часом доступу, то використання режиму очікування абсолютно необхідно для організації інтерфейсу з цим пристроєм, будь то АЦП, ЦАП або зовнішня пам'ять.

Рис.12.

Схема інтерфейсу між двома пристроями (АЦП і DSP) показана на рис. 13. Як сигнал закінчення перетворення від AD7854 / AD7854L використовується сигнал BUSY. Потрібно зауважити, що показана конфігурація дозволяє DSP-процесору записувати дані в регістр управління паралельним інтерфейсом AD7854 / AD7854L. Це необхідно для установки різних опцій в AD7854 / AD7854L і виконання процесу калібрування. Однак у звичайному режимі читання даних з AD7854 / AD7854L здійснюється відповідно до наведеного вище описом. Запис у периферійні пристрої, включені в адресний простір пам'яті, розглядається в наступних розділах цієї глави.

Паралельні інтерфейси між іншими DSP-процесорами і зовнішніми периферійними пристроями можуть бути побудовані подібним способом, проте всякий раз необхідно ретельно вивчити часові параметри всіх відповідних сигналів для кожного пристрою. Технічна документація більшості АЦП містить достатню інформацію для організації інтерфейсу з DSP-процесорами.

Рис.13.

Опис ЦАП

ОРГАНІЗАЦІЯ паралельного інтерфейсу З DSP-процесорів: ЗАПИС ДАНИХ В ЦАП, підключений за ВІДОБРАЖЕННЯМ У Адресний простір ПАМ'ЯТІ.

Схема стандартного інтерфейсу між DSP-процесором і паралельним периферійним пристроєм (наприклад ЦАП) показана на рис. 14.

У більшості додатків реального часу ЦАП функціонує безперервно з постійною тактовою частотою. Більшість ЦАП, використовуваних для цих додатків, здійснює подвійну буферизацію даних. Мається вхідний регістр для фіксації даних, що надходять через асинхронний інтерфейс з DSP-процесором, і далі регістр (званий регістром зберігання ЦАП), який управляє струмовими ключами ЦАП. Регістр зберігання ЦАП синхронізується зовнішнім стабільним генератором, що задає частоту дискретизації. Крім тактирования регістра зберігання ЦАП, даний сигнал використовується також для генерації сигналу переривання DSP-процесора, який вказує на готовність ЦАП до прийому нових вхідних даних.

Рис.14.

Таким чином, процес запису ініціюється периферійним пристроєм за допомогою встановлення сигналу запиту переривання DSP-процесора, що вказує, що периферійне пристрій готовий до прийому нових даних (крок N 1). Далі DSP-процесор виставляє адресу периферійного пристрою на адресній шині (крок N 2) і переводить в активний стан сигнал вибору пам'яті DMS (крок N 3). Це призводить до того, що дешифратор адреси видає сигнал вибору (chip select) на периферійний пристрій (крок N 5). Після спадаючого (переднього) фронту сигналу DMS через проміжок часу tASW процесор переводить в активний нульовий стан сигнал запису WR (крок N 4). Тривалість імпульсу WR складає tWP нс. Дані поміщаються на шину даних (D) і утримуються протягом часу tDW, до переходу сигналу WR в неактивний одиничний стан (крок N 6). Висхідний (задній) фронт сигналу WR використовується для фіксації присутніх на шині даних (D) у зовнішнє паралельну пам'ять (крок N 7). Дані на шині залишаються достовірними ще протягом часу tDH після проходження позитивного фронту сигналу WR.

Основні вимоги по тимчасових параметрах при запису даних в периферійний пристрій показані на рис. 14. Головним параметром тут є тривалість строба запису tWP. Для всіх периферійних пристроїв, крім найшвидших, доведеться використовувати цикли очікування, тому цим пристроям потрібно більше часу для доступу до даних.

Мікросхема AD5340 - це 12-ти розрядний ЦАП, що працює на частоті дискретизації 100 кГц, що має паралельний цифровий інтерфейс. Даний АЦП живиться від однополярного джерела живлення напругою + 2.5-5.5 В і розсіює потужність 345 мкВт (при напрузі живлення 3 В). У енергозберігаючому режимі споживана потужність приладу знижується до 0.24 мкВт. ЦАП AD5340 має у своєму складі вихідний буферний підсилювач, який здатний формувати вихідний сигнал в діапазоні значень від нуля до напруги харчування. В ІС AD5340 можна задіяти або відключити вбудований буфер для джерела опорного напруги. У пристрої є вбудована схема формування сигналу скидання при включенні живлення, що гарантує нульове значення сигналу на виході ЦАП до тих пір, поки в ЦАП НЕ будуть записані коректні дані. Структурна схема ЦАП показана на рис. 15. На вході приладу здійснюється подвійна буферизація даних. Специфікація часових параметрів циклу запису для ADSP-2189M дається для тактової частоти 75 МГц.

Рис.15.

Дослідження часових характеристик, зображених на рис. 7.14, показує, що для забезпечення сумісності по синхронізації між пристроями потрібно програмування двох циклів очікування в процесорі ADSP-2189M. Це дозволяє збільшити тривалість стробу записи (WR) до 30.25 нс, що перевищує мінімально необхідну тривалість строба запису в ЦАП AD5340 (20 нс). Мінімальний час встановлення даних в мікросхемі AD5340, рівне 5 нс, також перекривається при використанні двох циклів очікування. Схема інтерфейсу між двома пристроями показана на рис. 16.

Паралельні інтерфейси з іншими DSP-процесорами можуть бути організовані подібним чином, для чого необхідно докладне вивчення часових специфікацій всіх відповідних сигналів кожного з взаємодіючих пристроїв.

Рис.16.

Рис. 17. Принципова схема DSP системи.

Алгоритм роботи пристрою ADSP-21XX

 розподіл пам'яті для коефіцієнтів а i

{М = 2NФНЧ + 1 + 2NПФ1 + 1 + 2NПФ2 +

+ 1 + 2NПФ3 + 1 + 2NПФ4 + 1}

{Ai, xi- масив, i = 1,2..М}

Програма та графіки АЧХ фільтрів

program k (t);

uses crt, graph;

label 1,2,3;

const f1 = 1000;

const f2 = 520;

const fd = 20000;

var A, Re, Mn, Td, w1, w2, w, wt, wtp: real;

n, x, y: integer;

Road: STRING;

f: text;

kt: array [0..105] of real;

begin

clrscr;

writeln ('File name?');

readln (road);

assign (f, Road);

rewrite (f);

writeln (f, 'w', '', 'A');

w1: = 2 * pi * f1;

w2: = 2 * pi * f2;

Td: = 1 / fd;

n: = 0;

w: = 0;

x: = detect;

InitGraph (x, y, 'c: \ tp7 \ tp7 \ bgi');

line (0,479,640,479);

line (0,0,0,479);

repeat

wt: = 2 * pi * w / 20000;

re: = 0;

mn: = 0;

n: = 0;

repeat

if n = 0 then goto 1 else goto 2;

2: kt [n]: = (sin (w1 * n * Td) -sin (w2 * n * Td)) / (pi * n * Td);

goto 3;

1: kt [n]: = (w1-w2) / pi;

3: re: = re + kt [n] * cos (wt * n);

mn: = mn + kt [n] * sin (wt * n);

if n = 0 then mn: = 0;

n: = n + 1;

until n> 81;

A: = sqrt (sqr (re) + sqr (mn));

writeln (f, '', w: 5: 2, '', A: 5: 4);

x: = trunc (w / 46.88);

putpixel (x, trunc (-A / 41.67 + 480), 7);

if w = 620 then begin

y: = trunc (-A / 41.67 + 480);

repeat

line (trunc (w / 46.88), y, trunc (w / 46.88), y + 5);

y: = y + 20;

until y> 479;

end;

if w = 1000 then begin

y: = trunc (-A / 41.67 + 480);

repeat

line (trunc (w / 46.88), y, trunc (w / 46.88), y + 5);

y: = y + 20;

until y> 479;

end;

w: = w + 1;

until w> = 20000;

close (f);

repeat until keypressed;

end.Вивод.

У роботі був успішно розроблений еквалайзер, застосовуваний у мікропроцесорній техніці в системах передачі інформації.

В якості базового був використаний як сигнальний процесор сімейства ADSP-21xx фірми ANALOG DEVICES. Процесори цієї фірми є оптимальними по співвідношенню ціни до якості і знайшли широке застосування в сучасних системах цифрової обробки сігналов.Література

1.Методичні вказівки та завдання на курсовий проект «Розробка еквалайзера»

2. Курс лекцій з дисципліни «Міусс» -

Авіація і космонавтика
Автоматизація та управління
Архітектура
Астрологія
Астрономія
Банківська справа
Безпека життєдіяльності
Біографії
Біологія
Біологія і хімія
Біржова справа
Ботаніка та сільське господарство
Валютні відносини
Ветеринарія
Військова кафедра
Географія
Геодезія
Геологія
Діловодство
Гроші та кредит
Природознавство
Журналістика
Зарубіжна література
Зоологія
Видавнича справа та поліграфія
Інвестиції
Інформатика
Історія
Історія техніки
Комунікації і зв'язок
Косметологія
Короткий зміст творів
Криміналістика
Кримінологія
Криптологія
Кулінарія
Культура і мистецтво
Культурологія
Логіка
Логістика
Маркетинг
Математика
Медицина, здоров'я
Медичні науки
Менеджмент
Металургія
Музика
Наука і техніка
Нарисна геометрія
Фільми онлайн
Педагогіка
Підприємництво
Промисловість, виробництво
Психологія
Психологія, педагогіка
Радіоелектроніка
Реклама
Релігія і міфологія
Риторика
Різне
Сексологія
Соціологія
Статистика
Страхування
Будівельні науки
Будівництво
Схемотехніка
Теорія організації
Теплотехніка
Технологія
Товарознавство
Транспорт
Туризм
Управління
Керуючі науки
Фізика
Фізкультура і спорт
Філософія
Фінансові науки
Фінанси
Фотографія
Хімія
Цифрові пристрої
Екологія
Економіка
Економіко-математичне моделювання
Економічна географія
Економічна теорія
Етика

8ref.com

© 8ref.com - українські реферати


енциклопедія  бефстроганов  рагу  оселедець  солянка