На головну

Магістралі MULTIBUS I / II - Інформатика

Одним з найбільш важливих елементів обчислювальної системи

є структура системної магістралі, що здійснює СОПРО -

жение всіх апаратних засобів. Системна магістраль забезпечують -

кість взаємодію один з одним різних компонентів систе -

ми і спільне використання системних ресурсів. Останнє

обставина грає важливу роль в істотному збільшенні

продуктивності всієї системи. Крім того, системна магіст -

раль забезпечує передачу даних за участю пам'яті і вуст -

ройств вводу-виводу, прямий доступ до пам'яті і збудження пре -

риваніе.

Системні магістралі зазвичай виконуються таким чином, що

збої що проходять в інших частинах системи, не впливають на їх функ -

ционирования. Це збільшує загальну надійність системи. Примі -

рами магістралей загального призначення є запропоновані фір -

мій Intel архітектури MULTIBUS I і II, що забезпечують коммуни -

ційний канал для координації роботи найрізноманітніших ви -

числівників модулів.

MULTIBUS I і MULTIBUS II використовують концепцію "ведучий-ве -

домий ". Провідним є будь-який модуль, що володіє засобами

управління магістраллю. Ведучий за допомогою логіки доступу до ма -

гістралі захоплює магістраль, потім генерує сигнали уп -

равления та адреси і самі адреси пам'яті або пристрою вво -

да-виводу. Для виконання цих дій провідний обладнується

або блоком центрального процесора, або логікою, предназна -

ченной для передачі даних по магістралі до місць призначення і

від них. Ведений - це модуль, декодуючий стан адресних

ліній і чинний на підставі сигналів, отриманих від веду -

щих; ведений не може керувати магістраллю. Процедура обміну

сигналами між ведучим і веденим дозволяє модулям різного

швидкодії взаимодествовать через магістраль. Ведучий ма -

гістралі може скасувати дії логіки управління магіст -

ралью, якщо йому необхідно гарантувати для себе використан -

ня циклів магістралі. Така операція носить назву "блокують -

вання" магістралі; вона тимчасово запобігає використання

магістралі іншими ведучими.

Іншою важливою особливістю магістралі є можливість

підключення багатьох провідних модулів з метою утворення многоп-

роцессорних систем.

MULTIBUS I дозволяє передати 8- і 16 розрядні дані і

оперувати з адресами довжиною до 24 розрядів.

MULTIBUS II сприймає 8-, 16- і 32-рахрядние дані, а

адреси довжиною до 32 розрядів. Протоколи магістралей MULTIBUS I

і II докладно описані в документації фірми Intel, яку сле -

дме ретельно вивчити перед використанням цих магістралей в

який - або системі.

MULTIBUS I

MULTIBUS I фірми Intel представляє собою 16-розрядну мно -

гопроцессорную систему, согласующуюся до стандарту IEEE 796.

На рис. 2 приведена структурна схема сполучення з магістраллю

MULTIBUS I. На малюнку не показана локальна шина і локальні

ресурси МП 80386.

© 8ref.com - українські реферати
8ref.com