трусики женские украина

На головну

 Логічні елементи і їхні електронні аналоги - Цифрові пристрої

РЕФЕРАТ

на тему:

Логічні елементи і їхні електронні аналоги.

зміст

Введення. ...................................................................... 3

Логічний елемент І. ................................................... ... 5

Логічний елемент АБО. ................................................ .. 7

Логічний елемент НЕ. .................................................... 8

Логічний елемент І-НЕ. ................................................ 12

Логічний елемент АБО-НЕ. .......................................... .. 14

Література. ................................................................... 17

Введення.

Математичною основою цифрової електроніки й обчислювальної техніки є алгебра логіки булева алгебра (по імені англійського математика Джона Буля). У булевої алгебрі незалежні змінні чи аргументи (X) приймають тільки два значення: 0 або 1. Залежні змінні чи функції (Y) також можуть приймати тільки одне з двох значень: 0 або 1. Функція алгебри логіки (ФАЛ) представляється у вигляді:

Y = F (X1; X2; X3 ... XN).

Дана форма завдання ФАЛ називається алгебраїчної.

Основними логічними функціями є:

- Логічне заперечення (інверсія)

Y =;

- Логічне додавання (диз'юнкція)

Y = X1 + X2ілі Y = X1V X2;

- Логічне множення (конь'юнкція)

Y = X1 · X2ілі Y = X1L X2.

До більш складних функцій алгебри логіки відносяться:

- Функція рівнозначності (еквівалентності)

Y = X1 · X2 + чи Y = X1 ~ X2;

- Функція нерівнозначності (додавання по модулю два)

Y = X1 · + · X2ілі Y = X1X2;

- Функція Пірса (логічне додавання з запереченням)

Y =;

- Функція Шеффера (логічне множення з запереченням)

Y =;

Логічний елемент - це електронний пристрій, що реалізує одну з логічних операцій. Логічні елементи являють собою електронні пристрої, в яких оброблювана інформація закодована у вигляді двійкових чисел, відображуваних напругою (сигналом) високого і низького рівня. Термін «логічні» прийшов в електроніку з алгебри логіки, що оперує зі змінними величинами і їхніми функціями, які можуть приймати тільки два значення: «істинно» чи «хибно». Для позначення істинності чи хибності висловлень використовують відповідно символи 1 чи 0. Кожна логічна змінна може приймати тільки одне значення: 1 або 0. Ці двійкові змінні і функції від них називаються логічними змінними і логічними функціями. Пристрої, що реалізують логічні функції, називаються логічними чи цифровими пристроями. Умовне графічне зображення цифрового пристрою показана на малюнку 1. На входи пристрою подають комбінації двійкових змінних Х1, Х2, ..., Хn, з виходу знімають комбінації двійкових змінних Y1, Y2, ..., Ym. Вихідні і вхідні змінні пов'язані між собою логічною функцією ?.

?

X1 Y1

X2 Y2Xn Ym

Рис.1.

Логічні елементи по режиму роботи підрозділяються на статичні і динамічні. Статичні ЛЕ можуть працювати як у статичному, так і динамічному (імпульсному) режимах. Статичні елементи найбільш широко використовуються в сучасних мікросхемах. Динамічні ЛЕ можуть працювати тільки в імпульсному режимі.

Логічні елементи класифікують також за типом застосовуваних транзисторів. Найбільшого поширення набули ЛЕ на біполярних і МДП - транзисторах і МДП - транзисторах. Крім того, інтенсивно розробляються ЛЕ на арсенід - галієвих МЕП і ГМЕП - транзисторах. Для кожного з перерахованих типів ЛЕ існує число схемотехнічних і конструктивно - технологічних різновидів.

Логічний елемент І.

 + V

 Таблиця 1 Функціональна таблиця (таблиця істинності) І

 А В Q

 0 0 0

 0 1 0

 1 0 0

 1 1 січня

Логічна операція І для двох змінних А і В представляється як А - В = С, т. Е. С = 1 тільки в тому випадку, коли А = 1 і В = 1 (якщо А істинно і В істинно, тоді З істинно). Вона позначається точкою між двома змінними А і В, які зазвичай називають логічними змінними і відповідно до цього цифрові операції називають логічними операціями. Схема, що здійснює операцію І, називається елементом І. Твердження «істинно» прийнято ототожнювати зі станом 1 і протилежне твердження ототожнювати зі станом 0 у цифровій схемі. Відповідно до цього таблиця для операції І, що охоплює всі можливі комбінації змінних А і В і відповідної змінної С, показана в таблиці 1. для вхідних і однієї вихідної змінної. Вона називається таблицею істинності або функціональної таблицею. Узагальнити табл. 1. На більше число вхідних змінних. Згідно з табл. 1. Вихідна змінна С = 1 (тобто «З істинно» виходить, тільки якщо А і В «істинно». Логічно символ для елемента І і діодний логічна схема І для елемента з двома входами і одним виходом показана на рис. 2 , а і 2, б. Блок І забезпечує логічну 1 на виході, тільки якщо логічно представлені всі виходи. Така схема може бути порівнянна з системою послідовно включених ключів (рис. 3). Тільки якщо, як це

 Вихід

А

В

Рис. 2.

показано на рис. 3, все ключі замкнуті (стан 1), з'являється вихідна напруга і включається індикатор. Більш практичною формою для блоку І є діодний схема, показана на рис. 4. Використовуючи позитивне напруга + V для стану 1 і V = 0 для стану 0, бачимо, що схема забезпечує на виході стан 1 для + V, тільки якщо на всі входи подано напругу + V, або 1. Будь вхід при V = 0 підтримує вихід в стані 0. Справді, діоди зміщені в позитивному напрямку і вихідна напруга дорівнює нулю, що означає, що вихідна стан є 0. Якщо до всіх тих входів одночасно докласти позитивне напруга дещо більше ніж V, то діоди стають назад усунутими і вихідна напруга зростає до V, т. е. настає стан 1. Зауважимо, що якщо навіть один вхід знаходиться в стані 0, т. е. на відповідному діоді є пряме зміщення, то вихідний сигнал залишається рівним нулю. Це пояснюється тим що нульова напруга на будь-якому вході дає коротке замикання виходу на землю. У логічній формі це означає, що 0 на будь-якому вході створює 0 на виході.

Операцію, здійснювану блоком І, не слід змішувати з математичної операцією складання, оскільки вихід блоку І не є сума вхідних сигналів, як це випливає з функціональної таблиці. Блок І широко використовується в цифрових електричних схемах і позначається символом, показаним на рис. 4, б.

 До 1 До 2 До 3

а) б)

Рис.3. Ланцюжок послідовних Рис.4: а) діодний схема з трьома входами; б) її

ключів схеми логічного І символічне позначення

Схема найпростішого двухвходового елемента І біполярних транзисторах приведена на рис. 5, а, а на рис. 5, б - діаграма його роботи. Елемент І називають іноді схемою збіги, так як з діаграми роботи видно, що сигнал 1 на виході з'являється тільки в тому випадку, на обох входах А і В одночасно діють напруги логічного 1. Оскільки транзистори VT1 ??і VT2 з'єднані послідовно, то струм в ланцюзі може протікати тільки у випадку, якщо одночасно відкриті обидва транзистора. Якщо відкритий тільки один з транзисторів, то струм протікати не буде і напруга на виході буде нульовим. Таким чином, схема виконує логічне множення І відповідно до функціональної таблицею И.

Схема логічного елемента І в ТТЛ - варіанті виконання наведена на рис. 5, ст. Особливість схеми - використання на вході многоеміттерного транзистора VT1. Якщо на обидва входи А і В подані напруги логічного 0, то відкриті обидва переходу база -еміттер транзистора VT1 і струм проходить тільки через них, чи не відгалужувалася в перехід база - колектор. Внаслідок цього транзистор VT2 закритий і на виході Q діє нульова напруга. Якщо на один з входів подається позитивне напруга логічної 1, то відповідний перехід база - емітер транзистора VT1запірается. Однак основний перехід база - колектор не спирається, бо конструкція многоеміттерного транзистора (і режим роботи) така, що струм в ланцюзі база - колектор може протікати тоді, коли виявляються замкнутими всі переходи база - емітер. Таким чином, лише за одночасної подачі на обидва входи напруги логічної 1 відмикається перехід база - колектор транзистора VT1, що в свою чергу призводить до відмикання транзистора VT2 появі виході напруги логічного 1 у повній відповідності з правилом дії логічного елемента І.МОП - варіант схеми логічного елемента І наведено на рис. 5, м Тут, як і в попередніх схемах, замість опору навантаження використовується МОП - транзистор з відмикає напругою на затворі.

Рис.5. Логічний елемент І біполярних транзисторах (а), діаграми напруг на його входах А, В я виході Q (б); елемент І, виконаний на многоеміттерного (б) і МОП-транзисторах (а) Логічний елемент АБО.

Логічне твердження «Якщо А або В істинно, тоді Q істинно» записується так А + В = Q, де знак «+» є символ, що позначає операцію АБО. Відповідна цим визначенням Функціональна табл. 2. показує, що вихід виходить при наявності будь-якого вхідного сигналу. Принципова схема двухвходового логічного елемента АБО в ТТЛ-виконанні наведена на рис. 6, а. Відповідно до правил логічного додавання, якщо на входах А і В діють сигнали логічних 0, переходи база - емітер транзисторів VT1 і VT4 відкриті і через них протікає струм. При цьому, очевидно, через переходи база - колектор у транзисторах VT1 і VT4 струм не протікає, внаслідок чого закриті транзистори VT2 і VT3 і на їх загальному опорі в ланцюзі емітерів R2 немає падіння напруги, тобто вихідний сигнал Q відповідає логічному 0. Якщо на одному з входів А або В діє сигнал позитивної полярності, відповідний логічної 1, то відбуваються замикання переходу база - емітер транзистора VT1 (або VT4) і відмикання переходу база - колектор. Це призводить до відмикання транзистора VT2 (або VT3 і появі на резистори R2 - на виході Q - майже повної напруги джерела живлення (за вирахуванням падіння напруги в декілька десятих доль вольта на повністю відкритому транзисторі VT2 або VT3. При подачі сигналу 1 на обидва входи А і В відкриваються і обидва вихідних транзистора VT2 і VT3, що призводить до деякого збільшення напруги на виході Q. Таким чином, розглянута електронна схема виконує логічне додавання АБО.

Рис. 6. Логічний елемент АБО, виконаний на біполярних (а) і І МОП-транзисторах (б)

 Таблиця 2 Функціональна таблиця (таблиця істинності) АБО

 А В Q

 0 0 0

 0 1 січня

 1 0 1

 1 1 січня

Логічний елемент АБО на МОП-транзисторах може бути виконаний за схемою, наведеною на рис. 6, б. У цій схемі транзистори VT1 ??і VT2 включаються при подачі на їх затвори позитивного напруги логічного 1 і вимикаються, якщо діє напруга логічного 0. Транзистор VT3 використовується замість резистора і постійно відкритий, що призводить до споживання енергії харчування, в той час коли відкриті транзистори VT1 ??і VT2.

Логічний елемент НЕ.

 Таблиця 3 Функціональна таблиця (таблиця істинності) НЕ

 А Q

 0 0

 0 1

Це операція застосовується у випадках, коли потрібно мати протилежні значення змінної. Протилежне значення змінної називається доповненням цієї змінної Символічно для НЕ воно позначається рисою над відповідної змінною величиною: А = Q.

У найпростішому випадку елемент НЕ інвертор - може бути виконаний на біполярному (або польовому) транзисторі з загальним емітером (рис. 7, а). Коли на вході А діє сигнал 0, транзистор VT струму "не проводить і напруга на виході Q максимально, практично дорівнює напрузі джерела живлення і відповідає сигналу 1. Якщо на вході діє позитивне напруга, відповідне сигналу 1, транзистор VT (n - p - n -типу) відмикається, переходить у режим насичення і напруга на виході Q знижується до рівня 0,1-0,3 В, відповідне сигналу 0. Таким чином, схема інвертує вхідний сигнал. У розглянутої схеми НЕ багато недоліків: малі швидкодію і здатність навантаження і дуже низька завадостійкість. Тому на практиці використовують більш складні схеми. Зокрема, на рис. 7, б наведена схема інвертора сімейства ТТЛ на основі многоеміттерного транзистора VT1. При напрузі логічного 0 на вході А створюються умови для протікання струму в транзисторі VT1 тільки в ланцюга переходу емітер-база (на рис. 7, б вказані два паралельно з'єднаних емітера, що працюють як один), а перехід колектор-база закритий, внаслідок чого немає струму в ланцюзі бази транзистора VT2 і він замкнений. При цьому на його колекторі є напруга, близьке до напруги джерела живлення. Ця напруга діє на базу транзистора VT3, що призводить до його повного отпиранию. У той же час транзистор VT4 замкнений, оскільки на його базу не подається ніякого напруги, оскільки транзистор VT2 закритий, струм через нього не проходить і на резисторі R2 немає напруги (яке могло б відкрити транзистор VT4). Таким чином, оскільки транзистор VT3 відкритий, а VT4 закритий, на виході Q діє позитивне напруга, близьке до напруги джерела живлення, що відповідає логічній 1. Якщо на вхід А подається напруга логічної 1, то перехід емітер - база транзистора VT1 замикається, але створюються умови для протікання струму через його перехід колектор - база і тим самим для протікання струму через базу транзистора VT2, що призводить до його відмикання і переходу в режим насичення. При цьому транзистор VT3 закривається (так як на колекторі VT2 діє занадто низька напруга), а транзистор VT4 відмикається, так як на його базу подається з резистора R2 напруга в позитивної полярності. Таким чином, через малий опір відкритого транзистора VT4 вихід з'єднується із загальною шиною «землею» і напруга на ньому виявляється майже нульовим і схема працює як інвертор. Діод VD, включений на вхід А, захищає схему від перевантаження по входу.

Істотно підвищити швидкодію інвертора і знизити витрату енергії харчування дозволяє застосування діодів Шотткі, що включаються паралельно переходу колектор - база біполярного транзистора (рис. 7, в). Таке з'єднання називається транзистором Шотткі і позначається в електронних схемах, як показано на рис. 7, ст. Середній час затримки сигналів в логічних елементах ТТЛШ порядку 1,5 нс при середній споживаної потужності близько 20 мВт на один логічний елемент.

Застосування МОП-транзисторів дозволяє майже в 10 разів збільшити число активних елементів на кристалі інтегральної мікросхеми і більш ніж в 103раз зменшити споживання енергії харчування в порівнянні з біполярними транзисторами. Однак майже в 10-20 разів зменшується швидкодія (в першу чергу, через великі ємностей на вході і виході транзисторів і дуже високих вхідних опорів).

Інвертор на МОП-транзисторах з n-каналами може бути виконаний за схемою, наведеною на рис. 8, а. Транзистор VT1, на затвор якого подається напруга в отпирающей полярності, виконує роль резистора (опір якого може бути зроблено будь-яким - в межах від сотень омов до сотень кіло-омов - залежно від технології виготовлення і напруги на затворі). Якщо на вході А діє сигнал 0, то транзистор VT2 закритий і напруга на виході Q практично дорівнює напрузі джерела живлення, т. Е. Відповідає напрузі логічного 1. Коли на вхід А діє позитивне напруга, відповідне напрузі логічного 1, то транзистор VT2 відкривається ( його опір при цьому становить всього 300 - 500 Ом) і напруга на виході Q стає дуже малим (десяті частки-одиниці вольт), що відповідає логічному 0. Істотне підвищення швидкодії (і зниження споживання енергії харчування) досягається при використанні компліментарної пари КМОП-транзисторів .

Схема КМОП-інвертора приведена на рис. 8, б. Якщо на вході А схеми діє напруга логічного нуля, то транзистор VT1, що має р-канал, повністю відкритий, оскільки його затвор при цьому з'єднаний із загальним проводом і тому на нього подається напруга в отпирающей полярності щодо витоку, поєднаного з плюсом джерела живлення. Транзистор VT2 має n-канал, замкнений, внаслідок чого напруга на виході Q максимально і відповідає напрузі логічного 1. Коли на вхід А подається позитивна напруга логічної 1, то транзистор VT1 замикається, а транзистор VT2 повністю відмикається, внаслідок чого напруга на вході Q стає нульовим. Швидкодія цієї схеми в порівнянні з попередньою істотно збільшується завдяки тому, що заряд-перезаряд паразитних ємностей відбувається через вельми малі опору повністю відкритих транзисторів VT1 і VT2. Споживання енергії харчування знижується до рівня десятих часток мікровата на один елемент тому, що схема споживає струм, по суті, тільки під час перемикання, коли один транзистор відкривається, інший закривається. В інший час - при 0 або 1 - завжди один з транзисторів закритий і струм від джерела живлення не споживається.

Рис. 7. Логічний елемент НЕ, виконаний на звичайному біполярному транзисторі (а); многоеміттерного транзисторі з додатковим підсилювачем (б); Транзистор Шотткі і його умовне графічне зображення в електронних схемах (в).

Рис. 8. Логічний елемент НЕ, виконаний на МОП-транзисторах з n-каналом (а), компліментарної парі МОП-транзисторів з n- і р-каналами (б).

Логічний елемент І - НЕ.

Більш універсальний елемент І-НЕ, що дозволяє одночасно з операцією логічного множення виконати і заперечення, тим більше що в більшості випадків це не ускладнює схеми. Наприклад, на рис. 9, а наведено МОП-варіант схеми логічного елемента І-НЕ. Транзистор VT1 використовується замість опору навантаження і постійно відкритий, бо на його затвор подається напруга в отпирающей полярності. Якщо на затвори транзисторів VT2 і VT3 подано напруги логічного 0, то вони замкнені, струму не проводять і на виході Q діє майже повне напруга живлення, т. Е. Напруга логічного 1. Якщо подається напруга логічної 1 тільки на один з входів А або В , то стан схеми не змінюється і напруга на виході залишається незмінним. Однак, якщо на обидва входи діють напруги логічних 1, то обидва транзистора VT2 і VT3 відмикаються, їх внутрішній опір зменшується (до 500 - 1000 Ом) і напруга на виході Q також стає дуже малим, т. Е. На виході діє логічний 0 - в повній відповідності з таблицею істинності И-НЕ (табл. 4.).

 Таблиця 4. Функціональна таблиця (таблиця істинності) І-НЕ

 A B Q

 0 0 1

 1 0 1

 0 1 січня

 1 1 0

Недолік схеми - при подачі на входи A і В одночасно напруг логічних 1 схема споживає струм від джерела живлення. Якщо ж елемент І-НЕ виконаний на КМОП-транзисторах, то цього не відбувається. Зокрема, на рис. 9, б дається схема подібного елемента. Транзистори VT1 ??і VT2 мають р-канали, внаслідок чого, коли на їх затворах (входах A, В) діють сигнали логічних 0, вони повністю відкриті і на виході Q є позитивне напруга логічного 1. При цьому транзистори VT3 і VT4 повністю замкнені, бо мають n-канали. Коли на обидва входи A, В одночасно діють позитивні напруги логічних 1, транзистори VT1 ??і VT2 закриваються і напруга з виходу Q знімається. При цьому транзистори VT3 і VT4 відмикаються і вихід виявляється сполученим із загальним проводом через малий опір (500 - 1000 Ом). Якщо на одному з входів діє напруга логічного 0, а на іншому - напруга логічної 1, то один з транзисторів з р - каналом (VT1 або VT2) замикається, але інший залишається відкритим, і оскільки вони включені паралельно, на виході залишається напруга логічної 1 . При цьому один з транзисторів з n-каналом (VT3 або VT4) виявляється відкритим; інший - закритим, і, оскільки вони включені послідовно, шунтування виходу Q малим опором не відбувається і напруга на виході виявляється високим. Таким чином, сама схема струму не споживає (хіба що в ті миті, коли відбувається процес її перемикання - але це, в середньому, частки мікровата). ТТЛ-варіант схеми логічного елемента І-НЕ дан на мал. 5, ст. З розгляду малюнка цілком очевидно, що схема являє собою стандартний елемент І (рис. 5, в), до якого доданий вихідний стандартний підсилювач - від інвертора (див. Рис. 7, б). Умовні зображення логічного елемента І-НЕ дана на рис. 9, м

Рис. 9. Логічний елемент І-НЕ, виконаний на МОП-транзисторах з га-каналами (а), многоеміттерного біполярному транзисторі і додатковому підсилювачі (б), комплементарних МОП-транзисторах (в) і умовні графічні позначення елементів АБО-НЕ і І-НЕ в електронних схемах (г)

Логічні елементи АБО-НЕ.

Змінивши схему логічного елемента АБО на МОП-транзисторах можливо отримати новий, більш універсальний елемент АБО-НЕ, що здійснює одночасно з логічним складанням АБО і логічне заперечення (інверсію) НЕ. Для цього активні елементи повинні бути використані не в режимі повторювачів (як у схемі рис. 6, б), а в режимі підсилювачів-інверторів, що легко досягається перенесенням загального опору навантаження з ланцюга витоків в ланцюг стоків. На рис. 10, а наведена така схема логічного елемента АБО-НЕ. При сигналах логічного 0 на входах А і В транзистори VT2 і VT3 замкнені, а оскільки транзистор VT1 постійно відкритий і грає роль опору навантаження, то на виході Q діє позитивне напруга логічного 1. Якщо на одному з входів А або В (або одночасно на двох ) діє позитивне, напруга, відповідне логічного 1, то транзистор VT2 або VT3 або обидва разом виявляються відкритими і напруга на виході Q знижується до декількох десятих часток-одиниць вольт, т. е. до рівня напруги логічного 0.

б

а

Рис. 10. Логічні елементи АБО-НЕ, виконані на біполярних транзисторах (а), МОП-транзисторах з n-каналами (б), компліментарних парах МОП-транзисторів (в).

Істотно знизити споживання енергії харчування і збільшити швидкодію дозволяє використання КМОП-транзисторів. Зокрема, на рис. 10, б наведена схема такого виду. Транзистори VT1 ??і VT2 мають р-канали і відкриваються, якщо на їх затвори подається напруга логічного 0 (так як на їх затвори, з'єднані з плюсом джерела живлення, подається негативна напруга в отпирающей полярності). При цьому транзистори VT3 і VT4, що мають n-канали, виявляються замкнутими і напруга на виході Q близько до напруги джерела живлення, т. Е. До напруги логічної 1. Якщо хоча б на одному з входів діє напруга логічної 1, то один з транзисторів VT1 або VT2 закривається, а оскільки вони з'єднані послідовно, схема відключається від джерела живлення і на виході Q напруга одно 0. На додаток до цього відкривається один з транзисторів VT3 або VT4 (включених паралельно) і вихід з'єднується із загальним проводом через дуже мале опір 100 -300 Ом. Таким чином, елемент діє в повній відповідності з таблицею істинності ИЛИ-НЕ (табл. 5.). Слід зазначити, що схема надзвичайно економічна і споживає струм тільки в дуже короткі миті, під час перемикання, коли одні транзистори відкриваються, а інші ще не встигли закритися.

ТТЛ-варіант конструктивного виконання схеми АБО-НЕ на біполярних транзисторах наведено на рис. 10, ст. З розгляду малюнка видно, що схема об'єднує в собі двовходовий елемент АБО (рис. 6, а) та інвертор НЕ (див. Рис. 7, б). Якщо на входах А і В діють напруги логічних 0, то переходи база - емітер транзисторів VT1 і VT4 відкриті і через них протікає струм, минаючи переходи база - колектор. Внаслідок цього замкнені суммирующие транзистори VT2 і VT3. Тому на базу транзистора VT5 через резистор R4 подається напруга живлення, повністю його відмикає, в результаті чого на вихід Q надходить позитивне напруга, відповідне логічного 1. Транзистор VT6, включений паралельно виходу Q, при цьому замкнений і струму не проводить, бо на його базу не подається напруга (з резистора R2). Якщо хоча б на одному з входів А або В діє напруга логічної 1, один з підсумкових транзисторів VT2 або VT3 відмикається, напруга в точці з'єднання їх колекторів різко падає, що призводить до замикання транзистора VT5 і на вхід перестає надходити позитивне напруга. При цьому виявляється відкритим транзистор VT6 шунтирующий своїм малим опором вихід, оскільки на його базу починає подаватися напруга, що знімається з резистора R2, включеного в ланцюг емітерів підсумкових транзисторів VT2, VT3 (один з яких проводить струм). Таким чином, схема працює в повній відповідності з табл. 5. Умовне зображення логічного елемента АБО-НЕ дана на рис. 9, м

У розглянутих схемах логічних елементів для спрощення показувалося, як правило, лише два входи. Це зовсім не означає, що в реальних схемах їх тільки два - їх може бути значно більше, до 8-10. І є спеціальні пристрої - розширювачі, які дозволяють збільшити число входів. Однак у випадку необхідності можна збільшити число входів елементів І-НЕ або АБО-НЕ способом нарощування, об'єднуючи послідовно-паралельно кілька окремих мікросхем з меншим числом входів. При цьому може виникнути проблема: що робити з рештою вільними входами? Якщо застосовані елементи І в ТТЛ-виконанні, то всі вільні входи треба з'єднати разом і підключити через резистор в 1 - 2 кОм до плюса джерела живлення (+5 В). Вільні входи можна з'єднати з використовуваними, але це не завжди бажано, бо збільшується навантаження на джерело сигналу. У МОП і КМОП-схемах І вільні входи можна з'єднувати безпосередньо з плюсом джерела живлення.

Дещо складніше нарощування у разі елементів АБО-НЕ, І-НЕ, де доводиться використовувати додаткові інвертори.

У сучасній цифровій техніці нині домінують чотири сімейства логічних мікросхем в інтегральному виконанні: ТТЛ; ТТЛШ; КМОП і ЕСЛ, що випускаються у всьому світі сотнями мільйонів штук щорічно. При цьому найбільш широко застосовуються для побудови цифрових інформаційно-вимірювальних геофізичних пристроїв мікросхеми ТТЛ, ТТЛШ і КМОП. Цифрові мікросхеми сімейства ЕСЛ, поки що не мають собі рівних по швидкодії (частки наносекунди), споживають занадто багато енергії харчування і використовуються переважно для створення надшвидкодіючих ЕОМ універсального застосування.

Всі логічні елементи випускаються у вигляді мікросхем в інтегральному виконанні і маркуються стандартним семіелементним кодом. При цьому третій елемент маркування - дві літери - позначає: ЧИ - елемент І; ЛН - елемент НЕ; ЛЛ - елемент АБО; ЛА - елемент І-НЕ; ЛЄ - елемент АБО-НЕ; ЛЗ - елемент І-АБО; ЛБ - елемент І-НЕ / АБО-НЕ; ЛР - елемент І-АБО-НЕ; Л К - елемент І-АБО-НЕ / І-АБО; ЛМ- елемент АБО-НЕ / АБО; ЛД - розширювачі; ЛП - інші типи елементів (в тому числі виключає АБО); ХЛ - багатофункціональні елементи.

Список використаної літератури

1. Бобровников Л. З. Радіотехніка та електроніка. М. Недра, 1990

2. Гутников В. С. Інтегральна електроніка в вимірювальних приладах. Л. Енергія, 1978

3. Ямпільський В. С. Основи автоматики та обчислювальної техніки. М. Просвещение, 1991

4. Нефьодов В. І. Основи радіоелектроніки. М. Вища школа, 1994

Авіація і космонавтика
Автоматизація та управління
Архітектура
Астрологія
Астрономія
Банківська справа
Безпека життєдіяльності
Біографії
Біологія
Біологія і хімія
Біржова справа
Ботаніка та сільське господарство
Валютні відносини
Ветеринарія
Військова кафедра
Географія
Геодезія
Геологія
Діловодство
Гроші та кредит
Природознавство
Журналістика
Зарубіжна література
Зоологія
Видавнича справа та поліграфія
Інвестиції
Інформатика
Історія
Історія техніки
Комунікації і зв'язок
Косметологія
Короткий зміст творів
Криміналістика
Кримінологія
Криптологія
Кулінарія
Культура і мистецтво
Культурологія
Логіка
Логістика
Маркетинг
Математика
Медицина, здоров'я
Медичні науки
Менеджмент
Металургія
Музика
Наука і техніка
Нарисна геометрія
Фільми онлайн
Педагогіка
Підприємництво
Промисловість, виробництво
Психологія
Психологія, педагогіка
Радіоелектроніка
Реклама
Релігія і міфологія
Риторика
Різне
Сексологія
Соціологія
Статистика
Страхування
Будівельні науки
Будівництво
Схемотехніка
Теорія організації
Теплотехніка
Технологія
Товарознавство
Транспорт
Туризм
Управління
Керуючі науки
Фізика
Фізкультура і спорт
Філософія
Фінансові науки
Фінанси
Фотографія
Хімія
Цифрові пристрої
Екологія
Економіка
Економіко-математичне моделювання
Економічна географія
Економічна теорія
Етика

8ref.com

© 8ref.com - українські реферати


енциклопедія  бефстроганов  рагу  оселедець  солянка