трусики женские украина

На головну

 Розробка МПС на базі КР580 - Схемотехніка

1. Введення 2

2. Особливості МПС 3

3. Організація МПС. 4

3.1 Блок центрального процесора. 4

3.2 Центральна шина. 9

3.3 Модуль пам'яті. 10

3.4 Підключення УВВ 11

4. Висновок. 15

5. Література. 15

1.Вступ

Ця мікропроцесорна система виконана на комплекті КР580. Мікропроцесорний комплект серії КР580 містить набір БІС для побудови мікропроцесорних систем відносно невисокого швидкодії, що працюють в з тактовою частотою до 2,5 МГц. В основному на комплекті даної серії будуються мікропроцесорні системи (МПС), які вирішують завдання, пов'язані з управлінням різноманітними технологічними процесами. У цьому комплекті передбачена БІС центрального процесора - КР580ВМ80А, що містить в одній мікросхемі операційний та керуючий пристрій. Це істотно спрощує побудову МПС. Крім того, з міркувань спрощення програмування для управління мікросхемами МПС застосовується фіксований набір команд.

Мікропроцесор КР580ВМ80А був випущений 1974 року. З тих пір з'явилася велика кількість більш потужних мікропроцесорів, але довгий час мікропроцесор КР580ВМ80А був найпоширенішим і застосовується досі в тих випадках, коли його продуктивності достатньо і використання більш потужних мікропроцесорів невиправдано. Крім того, структура цього мікропроцесора, принципи його роботи, система команд, певною мірою є універсальними і відображають загальні принципи функціонування мікропроцесорів. Мікропроцесор КР580ВМ80А являє собою однокристальний восьмизарядний процесор з фіксованим набором команд. Він призначений для побудови мікропроцесорних систем обробки цифрової інформації та систем управління в різних областях техніки, де не пред'являється високих вимог по швидкодії.

Функціонування МПС зводиться до наступної послідовності дій: отримання даних від різних периферійних пристроїв, обробка даних та видача результату обробки на периферійні пристрої. При цьому дані від периферійного пристрою, підлягають обробки можуть надходити і в процесі їх обробки. Для виконання цих процесів в МПС передбачаються наступні пристрої: блок центрального процесора, що виконує обробку інформації; оперативна пам'ять, призначена для зберігання та видачі по запитах команд програм, що визначають роботу мікропроцесорів, різних даних.

2.Особенности МПС

Всі мікросхеми, що входять до складу комплекту КР580, виконані за nМДП технології, однак вхідні і вихідні сигнали відповідають рівням логічних схем ТТЛ-технології. Це спрощує переходи між мікросхемами серії КР580 і мікросхемами ТТЛ-технології будь-яких серій. Отже, не виникає труднощів, якщо при побудові мікропроцесорної системи використовуються також деякі мікросхеми ТТЛ-технології, що мають широке застосування.

Мікросхеми комплекту КР580 характеризуються такими параметрами:

температурний діапазон: -10 ... + 70 градусів за Цельсієм;

споживана потужність: ?0,7 Вт;

напруга живлення: КР580ВМ80А + 5В, + 12В, 5В, решта БІС + 5В;

допустиме відхилення напруги: + 5%, -5%;

навантажувальна здатність кожного елемента БІС - один вхід елемента ТТЛ;

час спаду і наростання вхідних напруг на висновках БІС ?30нс.

Основним елементом цього комплекту є БІС мікропроцесора - КР580ВМ80А. Основні характеристики цього мікропроцесора наступні:

Розрядність - 8 біт (1 Байт).

Максимальна тактова частота f = 2,5МГц, що відповідає швидкодії - 625000 опер. / Сек.

Обсяг адресується пам'яті V = 65536 байт = 64 кілобайт. Розрядність шини адреси NШ.А. = 16 біт.

Технологія виготовлення - nМОП. БІС мікропроцесора випускається в прямокутному корпусі з 40 висновками з двостороннім розташуванням висновків (типу DIP). На кристалі розташовано 5000 транзисторів.

Система команд - 78 базових команд або 244 коду.

Число підключаються УВВ - 256.

Споживана потужність Рпотр = 750мВт.

Рівні сигналів входів і виходів мікропроцесора (за винятком входів тактової частоти) відповідають стандартним ТТЛ рівнями.

Виходи мікропроцесора є малопотужними і можуть бути навантажені тільки одним стандартним ТТЛ входом.

Шина даних і шина управління суміщені. Цей мікропроцесор не володіє готової шиною управління, ця шина організовується за допомогою додаткової зовнішньої схеми, званої системним контролером, яка використовує байт стану іуправляющіе сигнали.

3.Организация МПС. 3.1Блок центрального процесора.

Головним елементом блоку центрального процесора (БЦУ) є мікропроцесор КР580ВМ80А. Цей мікропроцесор являє собою 8-розрядний процесор, в якому поєднані операційні та керуючі пристрої. Керуюча пам'ять недоступна користувачу, в ній вже в процесі виготовлення БІС записуються прошивки операцій. Таким чином, передбачається використання деякої фіксованої системи команд, в яку користувач не може внести змін. У зв'язку з цим даний мікропроцесор відноситься до числа немікропрограмміруемих.

КР580ВМ80А

D0 A0

D1 CPU A1

D2 A2

D3 A3

D4 A4

D5 A5

D6 A6

D7 A7

A8

READY A9

HOLD A10

INT A11

A12

Ф1 A13

Ф2 A14

A15

RESET HLDA

INTE

DBIN

WR

SYNC

WAIT

Малюнок AВиполненіе кожної команди проводиться мікропроцесором в строго визначеної послідовності дій, яка визначається кодом команди і синхронізується сигналами Ф1 і Ф2 тактового генератора. Цикл команди - це час виконання команди. За цей час: команда вибирається з пам'яті, дешифрируется код команди, формуються керуючі сигнали для виконання команди, завершується вплив керуючих сигналів. Цикл команди розбивається на машинні цикли - це час, необхідний для звернення до пам'яті або до пристроїв введення - виведення. Цикл команди складається з стількох машинних циклів, скільки звернень до пам'яті або до УВВ буде потрібно для виконання цієї команди. Команди цього мікропроцесора можуть містити від 1 до 5 машинних циклів. У свою чергу кожен машинний цикл складається з тактів - найменший проміжок часу, необхідний для виконання одного елементарного дії в мікропроцесорі. Такт дорівнює 1 періоду тактових імпульсів тактового генератора. Машинний цикл може складатися від 3 до 5 тактів. Перші три такти потрібні для організації обміну з пам'яттю, а другий і третій такти - для виконання внутрішніх операцій в мікропроцесорі. Відлік тактів ведеться від позитивних фронтів імпульсної послідовності Ф1. При виконанні будь-якої команди спочатку зчитується перший байт команди з пам'яті. Прості команди виконуються за один машинний цикл; складні команди - за 5 машинних циклів з вісімнадцятьма тактами.

Для формування керуючих сигналів штучно мультиплексує шину даних, тобто на початку кожного машинного циклу на шину даних мікропроцесор виставляє 8 керуючих сигналів, які називаються байтом стану. Байт стану вказує, який з машинних циклів виконується в поточний момент, тобто до якого з зовнішніх пристроїв відбувається звернення. Байт стану виставляється на шину даних по передньому фронту сигналу Ф2 в першому такті і знімається з шини даних по передньому фронту Ф2 в другому такті. Для того, щоб показати, що йде процес передачі байта стану, використовується вихід SYNC мікропроцесора: при виведенні байта стану на виході SYNC = 1. Сигнал SYNC = 1 дозволяє виділити байт стану з інформації передається по шині даних. Байт стану видається на шину даних в інтервалі SYNC = 1, а використовується протягом всього машинного циклу. Тому байт стану запам'ятовується в спеціальному реєстрі слово-стану. Запис проводиться з використанням сигналів SYNC = 1 і Ф2 = 1. Дешифратор перетворює байт стану необхідні для поточного машинного циклу системні керуючі сигнали. При формуванні цих керуючих сигналів для узгодження блоків МПС за часовими характеристиками використовуються вихідні сигнали мікропроцесора DBIN і WR. Регістр слова-стану і дешифратор, що забезпечують формування системних керуючих сигналів, називаються системним контролером.

Умовне графічне позначення мікропроцесора наведено на Малюнок A.

Призначення висновків мікропроцесора.

 Сигнал Призначення

 D0 - D8 Двонаправлена ??8-розрядна шина даних, яка виконує: передачу керуючого слова; обмін даними між регістрами мікропроцесора та блоками МПС.

 A0-A15 Направлення від мікропроцесора 16 - розрядна шина, яка виконує: передачу адреси комірки пам'яті при зверненні пам'яті; передачу адреси зовнішнього пристрою. У цьому випадку 8-розрядний адреса УВВ з'являється на висновках А0 - А7 і дублюються на лініях А8 - А15.

 Сигнали керування шиною даних.

 DBIN Вихідний сигнал "Прийом". Якщо DBIN = 1, то шина даних налаштована на прийом даних в мікропроцесор з пам'яті або УВВ. Якщо DBIN = 0, то шина даних налаштована на виведення інформації з мікропроцесора.

 WR Вихідний сигнал "Видача даних". Якщо WR = 0, то мікропроцесор зафіксував на шині даних 8-розрядний код, який повинен бути сприйнятий пам'яттю чи УВВ.

 Сигнали управління введенням-виведенням

 READY Вхідний сигнал "Готовність" від УВВ або пам'яті. Якщо READY = 1, то УВВ або пам'ять готові до обміну даними з мікропроцесором. Якщо READY = 1, то УВВ або пам'ять не готові до обміну даними з мікропроцесором. У цьому випадку мікропроцесор входить в режим "Очікування".

 WAIT Вихідний сигнал "Очікування". Якщо WAIT = 1, то мікропроцесор знаходиться в режимі "Очікування".

 INT Вхідний сигнал "Запит переривання" від УВВ. Якщо INT = 1, отже, одному з УВВ потрібно обслуговування.

 INTE Вихідний сигнал "Дозволи переривання". Цей сигнал інформує УВВ про можливість або неможливість обслуговування мікропроцесором запитів на переривання. Якщо INTE = 1, то переривання дозволені. Якщо INTE = 0, то переривання заборонені.

 HOLD Вхідний сигнал "Запит захоплення шин" від УВВ. Якщо HOLD = 1, значить, одне з УВВ вимагає обміну по прямому доступу до пам'яті.

 HLDA Вихідний сигнал "Підтвердження захоплення шин". Якщо HLDA = 1, то мікропроцесор відключився від системних шин і "віддав" їх у розпорядження УВВ і пам'яті

 Сигнали синхронізації.

 Ф1, Ф2 Вхідні сигнали від тактового генератора.

 SYNC Вихідний сигнал "Синхронізація". Якщо SYNC = 1, то на шину даних мікропроцесор виставив вісім керуючих сигналів.

 RESET Вхідний сигнал "Скидання". Сигнал початкової установки мікропроцесора. Якщо RESET = 1 протягом 3 - 4 періодів тактової частоти, то мікропроцесор припиняє свою роботу, обнуляє лічильник команд і не діє. Як тільки RESET = 0, мікропроцесор починає виконувати команду, записану за адресою 0000Н.

D0 Q0

D1 RG Q1

D2 Q2

D3 Q3

D4 Q4

D5 Q5

D6 Q6

D7 Q7

OE

STB

Малюнок BТак як виходи мікропроцесора можуть бути навантажені тільки на 1 ТТЛ-вхід, то для узгодження шин мікропроцесора з пам'яттю і зовнішніми пристроями необхідні шинні формірователі.В цієї МПС в якості шинного формувача шини адреси використовуються буферні регістри КР580ІР82. Шина адреси має 16 розрядів, тож як цей регістр має 8 розрядів, для побудови буфера буде потрібно 2 мікросхеми. Одна мікросхема формує буфер для розрядів шини адреси А0 - А7, а інша - А8 - А9. Для запису в регістр інформації необхідно подати логічну одиницю на вхід стробу записи STB. Щоб цей регістр постійно передавав дані з вихідною шшіни мікропроцесора на зовнішню шину на вхід STB необхідно постійно подавати високий рівень. З цією метою вхід STB підключається до +5.

Умовне графічне позначення показано на Малюнок B.

Призначення висновків БІС КР580ІР82

 Сигнал Призначення

 D0 - D7 Інформаційні входи. Підключаються до виходів мікропроцесора А0-А7 для першої БІС і А8-А9 - для другого БІС.

 Q0 - Q7 Інформаційні виходи. Підключаються відповідним розрядам зовнішньої шини.

 OE Вхідний сигнал "Дозвіл виходу". Якщо OE = 0, то інформаційні виходи перемикаються в високоімпедансное стан.

 STB Вхідний сигнал "Строб запису". Якщо STB = 1, то в регістр записуються дані з інформаційних входів D0 - D7.

КР580ВК28

BUSEN ??DB0

DB1

D0 DB2

D1 DB3

D2 DB4

D3 DB5

D4 DB6

D5 DB7

D6

D7 INTA

IOR

WR IOW

DBIN MEMR

HLDA MEMW

STSTB

Малюнок CШіна даних має 8 розрядів з двобічної передачею інформації. Для побудови буфера достатньо однієї мікросхеми шинного формувача, включеної за схемою з керованою двобічної передачі інформації. Керування напрямком передачі здійснюється за допомогою сигнал DBIN, формованого мікропроцесором. Формувач шини даних реалізований на БІС КР580ВК28, крім того ця ВІС включає в себе системний контролер. Видавана з мікропроцесора інформація про стан мікропроцесора надходить на вхід цієї ВІС і при надходженні сигналу STSTB фіксується в спеціальному внутрішньому регістрі стану, де вона зберігається до настання наступного циклу. Використовуючи вміст регістру стану та керуючі сигнали з виходу мікропроцесора DBIN, WR, HLDA БІС формує системний керуючі сигнали INTA, IOR, IOW, MEMR, MEMW.

Призначення висновків БІС КР580ВК28

 Сигнал Призначення

 D0 - D7 Інформаційні входи / виходи шинного формувача

 DB0 - DB7 Інформаційні входи / виходи шинного формувача

 BUSEN ??Якщо BUSEN ??= 0, то інформаційні входи / вихід переходять в третій стан.

 WR Вхідний сигнал "Запис"

 DBIN Вхідний сигнал "Прийом"

 HLDA Вхідний сигнал "Підтвердження захоплення шин"

 STSTB Вхідний сигнал "Строб запису слова стану"

 INTA Вихідний сигнал "Підтвердження переривання"

 IOR Вихідний сигнал "Читання УВВ"

 IOW Вихідний сигнал "Запис в УВВ"

 MEMR Вихідний сигнал "Читання пам'яті"

 MEMW Вихідний сигнал "Запис в пам'ять"

КР580ГФ24

X1 Ф1

X2 OSC Ф2

Ф

RDYIN

READY

SYNC RESET

RESIN PCLK

STSTB

Малюнок DРабота мікропроцесора синхронізується двома неперекривающіхся послідовностями сигналів Ф1 і Ф2. Ці сигнали формує тактовий генератор КР580ГФ24. До висновків мікросхеми X1 і X2 підключається кварцовий резонатор з частотою, в 9 разів вищою, ніж частота проходження тактових імпульсів Ф1 і Ф2. Сформовані генератором гармонійні коливання надходять на висновок PCLK для контролю роботи генератора і синхронізують роботу тактових імпульсів. На висновки Ф1 і Ф2 видаються необхідні для роботи мікропроцесора високовольтні послідовності тактових імпульсів. На спеціальний висновок подається послідовність тактових імпульсів Ф2 з рівнями, характерними для мікросхем ТТЛ. За допомогою сигналу SYNK на висновок STSTB передаються імпульси Ф1, що відповідають початку кожного другого періоду циклів роботи мікропроцесора. Крім того, передбачені вхід і вихід сигналу скидання, вхід і вихід сигналу готовності.

Умовне графічне зображення БІС КР580ГФ24 приведено на малюнок.

Призначення висновків БІС КР580ГФ24

 Сигнал Призначення

 X1, X2 Підключається кварцовий резонатор.

 Ф1, Ф2 Сформовані послідовності імпульсів.

 RDYIN Вхідний сигнал "Готовність"

 SYNC Вхідний сигнал "Строб керуючого слова"

 RESIN Вхідний сигнал "Скидання"

 Ф Послідовність імпульсів Ф2 з ТТЛ-рівнями.

 READY Вихідний сигнал "Готовність"

 RESET Вихідний сигнал "Скидання"

 PCLK Сформовані генератором гармонійні коливання.

 STSTB Вихідний сигнал "Строб запису слова стану в регістр стану".

Блок центрального процесора в додатку "Схема електрична принципова. МПС. "Виконаний на мікросхемах DD1 ... DD6.

3.2Центральная шина.

У центральну шину входять шина адреси, шина даних і шина управління.

Шина адреси - 16-розрядна, спрямована від мікропроцесора шина, яка виконує 2 функції:

передачу адреси комірки пам'яті при зверненні до пам'яті, максимально можливий об'єм якої становить 216 = 65536 байт.

передачу адреси зовнішнього пристрою при виконанні команд IN і OUT. У цьому випадку 8-розрядний УВВ з'являється на висновках A0 - A7 і дублюється на висновках A8 - A15. Фактично для передачі адреси УВВ використовується тільки 8 розрядів, тому можна адресувати 256 різних зовнішніх УВВ.

Шина даних - 8-розрядна шина, яка виконує 2 функції:

передачу керуючого слова

обмін даними між регістрами мікропроцесора та блоками МПС.

Шина управління складається з 4 ліній. За цих лініях передаються сигнали: MEMW - запис в пам'ять, MEMR - читання пам'яті, INIT - скидання або початкова установка, CLK - послідовність імпульсів, що знімається з виходу Ф1 тактового генератора. Сигнали MEMW і MEMR вказують також на читання або запис реістров периферійних БІС.3.3Модуль пам'яті.

КА573РФ1

A

0 PROM DI / DO

1 0

1 лютому

2 Березня

4 березня

4 Травня

5 червня

7 червня

7 серпня

9

CS

WR / RD

Малюнок E

КМ132РУ8А

0

1 RAM DI / DO

11 лютого

3 грудня

13 квітня

14 травня

6

7

8

9

CS

WR / RD

Малюнок FДанная МПС містить ОЗУ об'ємом 2Кб і ПЗУ 2Кб. Причому 1Кб ПЗУ використовується під дешифратор адреси для УВВ. Використовується сторінковий метод організації пам'яті. ОЗУ використовує сторінки 30 і 41, ПЗУ виконано на БІС КА573РФ1 з організацією 1К * 8, а ОЗУ - на БІС КМ132РУ8А з організацією 1К * 4. Умовне позначення БІС КА573РФ1 і КМ132РУ8А показано на Малюнок E і Малюнок F відповідно.

Призначення висновків БІС КА573РФ1

 Сигнал Призначення

 A0 - A9 Адресні входи

 DI0 / DO0 - DI7 / DO7 Інформаційні виходи

 CS Вибір мікросхеми

 WR / RD Вхідний сигнал "Запис / читання". Якщо WR / RD = 1, то читання, якщо WR / RD = 0, то запис.

Призначення висновків БІС КМ132РУ8А

 Сигнал Призначення

 0 - 9 Адресні входи

 DI11 / DO11 - DI14 / DO14 Інформаційні входи / виходи

 CS Вибір мікросхеми

 WR / RD Вхідний сигнал "Запис / читання". Якщо WR / RD = 1, то читання, якщо WR / RD = 0, то запис.

1). Вибір дешифратора сторінок: NвихDC = Nстр = Vmax '= 216 = 65536 байт; VmaxБІС '= 210 = 1024 байта; Nстр == 64 сторінки; NвихDC = 64.

2). Організація входів дешифратора:

NвхDC = nШАОЗУ-nШАБІС = 16-10 = 6 входів.

А15 А14 А13 А12 А11 А10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0

входи дешифратора А9 А8 А7 А6 А5 А4 А3 А2 А1 А0

адресація комірки пам'яті на сторінці

3). Організація ОЗУ на сторінці: NБІС =; mОЗУ = 8 біт;

К155ІД7

D 0

0 DC 1

1 лютому

2 Березня

4

C 5

0 6

1 липня

2

Малюнок G

ПЗУ: mБІС = 8 біт; NБІС == 1 БІС сторінці; ОЗУ: mБІС = 4 біт; NБІС == 2 БІС сторінці.

Дешифратор з 64 виходами не випускається. Тому використовується два дешифратора 3 на 8 - К155ІД7, умовне графічне зображення якого показано на Малюнок G. Входи D0 - D2 одного дешифратора підключаються до розрядів шини адреси A10 - A12, а входи іншого - до розрядів A13 - A15. Всі адресний простір розбивається на блоки по 8 сторінок. Дешифратор, що підключений до розрядів А10 - А12 вибирає сторінку в блоці, а дешифратор який підключений до розрядів А13 - А15 - блок в адресному просторі. При виборі сторінки керуючі виходи у дешифраторів повинні надходити на входи елемента АБО, а вихід елемента АБО - на входи CS вибраної сторінки. Виходи дешифратори, які вибирають невживані сторінки в даній роботі, залишаються вільними.

Призначення висновків БІС К155ІД7.

 Сигнал Призначення

 D0 - D2 Входи

 С0 - С2 Входи дозволу. Вхід С0 повинен бути підключений до + 5В, а С1, С2 - до загального.

 0 - 7 Виходи

3.4Подключеніе УВВ

&

1

1

1

Малюнок HДля вибору пристрою за конкретною адресою необхідний дешифратор адреси. Цей дешифратор може бути побудований декількома способами:

На логічних елементах (Малюнок H). УВВ вибирається подачею на його вхід CS логічного нуля. Адреса, за якою повинен з'явитися нуль, з шини адреси подають входи логічного елемента І-НЕ, з проінвертіровать розрядами, в яких повинні бути нулі. При появі на шині адреси потрібної адреси потрібної адреси на виході елемента АБО-НЕ з'являється нуль. Цей вихід і підключається до входу CS.

К555ІД7

D 0

0 DC 1

1 лютому

2 Березня

4

v 5

0 6

1 липня

2

Малюнок Iна ІМС дешифратора (Малюнок I). Входи CS пристроїв підключаються до виходів дешифратора, виходи при цьому повинні бути з інверсією. А входи дешифратора підключаються до шини адреси. При появі на шині адреси потрібної адреси активізується один з виходів дешифратора і вибирається пристрій підключений до цього виходу.

A

0 PROM DI / DO

1 0

1 лютому

2 Березня

4 березня

4 Травня

5 червня

7 червня

7 серпня

9

CS

WR / RD

Малюнок JНа основі ПЗУ (Малюнок J). Входи CS пристрої підключаються до інформаційних виходів ІМС ПЗУ. В осередку ПЗУ за адресою, відповідною адресою пристрої, повинно бути записано число, при зверненні до якого на розряді інформаційного виходу, до якого підключено УВВ, має з'явитися нуль.

У цьому курсовому проекті використовуються периферійні БІС КР580ВИ53 і КР580ВВ55. БІС КР580ВИ53 - це програмований інтервальний таймер. Він призначений для організації роботи МПС в режимі реального часу:

КР580ВИ53

CLK0 PIT D0

CLK1 D1

CLK2 D2

D3

GATE0 D4

GATE1 D5

GATE2 D6

D7

A0

A1 OUT0

OUT1

CS OUT2

RD

WR

Малюнок K

Для формування сигналів, з різними і тимчасовими і частотними характеристиками.

Для формування стробирующих сигналів.

Для управління роботою різних керуючих пристроїв.

Виходи OUT0 - OUT2 залишаються вільними, ним повинні підключатися пристрої, що використовують сигнали формуються цієї БІС.

Умовне графічне позначення показано на Малюнок K.

Призначення висновків БІС КР580ВИ53.

 Сигнал Призначення

 CLK0 - CLK2 Входи тактових сигналів. Підключені до виходу Ф1 тактового генератора.

 GATE0 - GATE2 Входи дозволу або запуску рахунку. Якщо GATE = 1, то рахунок дозволений. Ці входи підключені до + 5В.

 А0 - А1 Адресація регістрів БІС. Підключені до молодших розрядів шини адреси.

 CS Вибір БІС.

 RD Читання регістрів. Підключений до сигналу MEMR шини управління.

 WR Запис в регістри. Підключений до сигналу MEMW шини управління.

 D0 - D7 Інформаційні входи / виходи. Підключаються до шини даних.

 OUT0 - OUT2 Виходи таймера. На них з'являються сигнали, що формуються таймером.

БІС КР580ВВ55 - програмований паралельний інтерфейс. Він призначений для здійснення обміну інформацією в паралельному коді між мікропроцесором і різними УВВ. Ця БІС може працювати в трьох режимах:

КР580ВВ55

D0 BA7

D1 IOP BA6

D2 BA5

D3 BA4

D4 BA3

D5 BA2

D6 BA1

D7 BA0

WR BB7

BB6

RD BB5

BB4

CS BB3

BB2

RESET BB1

BB0

A0

A1 BC7

BC6

BC5

BC4

BC3

BC2

BC1

BC0

Малюнок L

синхронна програмно-керована передача даних в паралельному коді через 3 незалежних 8-розрядних каналу А, В, С. Допускається розбиття каналу С на 2 4-розрядних каналу С1 і С2.

асинхронний ввід-висновок через два незалежних 8-розрядних каналу А і В. Висновки каналу З використовуються для прийому і видачі сигналів управління або квітірованія.

асинхронний ввід-висновок тільки через 8-розрядний канал А. Для прийому та видачі сигналів управління використовуються висновки каналу С, канал В може працювати в режимі 0, або в режимі 1.

Умовне графічне позначення БІС КР580ВВ55 наведено на Малюнок L.

У розробляється МПС висновки каналів А, В, С залишаються вільними, до них повинні підключатися УВВ.

У цій МПС підключення периферійних БІС виробляється на основі нульової сторінки ПЗУ. Вхід CS БІС КР580ВИ53 підключений до інформаційного виходу DO0 БІС КА573РФ1, а вхід CS БІС КР580ВВ55 - DO1.Виходи DO2 - DO7 залишаються вільними. БІС КР580ВИ53 призначені адреси 018H-01ВН, а БІС КР580ВВ55 - 012H-015Н. При цьому в комірці БІС ПЗУ за адресами 018H-01ВН має бути записано число 0FEH, в комірці за адресами 012Н-015Н - 0FDH, а в інших осередках цієї БІС - 0FFH. При появі на шині адреси числа в межах від 018Н до 01ВН на виході DO0 БІС ПЗУ з'явиться "0", а на інших виходах "1" і буде вибрана БІС таймера. При появі на шині адреси числа в межах від 012Н до 015Н на виході DO1 з'явиться "0", а на інших - "1" і буде вибрана БІС периферійного інтерфейсу. При появі будь-якого іншого адреси на всіх виходах БІС ПЗУ DO0 - DO7 з'явиться "1" і жодне пристрій не вибрано.

Призначення висновків БІС КР580ВВ55

 Сигнал Призначення

 D0 - D7 Двонаправлена ??шина, по якій відбувається обмін між регістрами БІС і зовнішньої шиною даних. Підключаються до шини даних.

 WR Запис в регістри. Підключається до сигналу MEMW шини управління.

 RD Читання регістрів. Підключається до сигналу MEMR шини управління.

 CS вибір БІС.

 RESET Скидання. За цим в регістрі керуючого слова встановлюється слово, при якому всі канали працюють в режимі 0. Підключається до сигналу INIT шини управління.

 A0 - A1 Адресація регістрів БІС. Підключені до молодших розрядів шини адреси.

 BA0 - BA7 Висновки каналу А.

 ВВ0 - ВВ7 Висновки каналу В.

 ВС0 - ВС7 Висновки каналу С.

4.Заключеніе.

У цьому курсовому проекті був отримана МПС на комплекті КР580. Комплект КР580 містить набір БІС для побудови мікропроцесорних систем відносно невисокого швидкодії, що працюють з тактовою частотою 2,5 МГц. В основному на комплекті даної серії будуються мікропроцесорні системи, які вирішують завдання, пов'язані з управліннями різноманітними технологічними операціями. У цей комплект входить мікропроцесор з фіксованим набором команд, що полегшує складання програм, а також підвищує швидкодію в порівнянні з мікропрограмміруемимі мікропроцесорами. Дана МПС дозволяє підключати пристрої, які вимагають динамічної зміни часових і частотних характеристик їх вхідних сигналів. Це реалізується за допомогою встановленого таймера КР580ВИ53. Присутність у цій МПС програмованого паралельного інтерфейсу КР580ВВ55 передбачає 3 каналу, до яких можна підключати пристрої введення-виведення, які обмінюються 8-розрядними словами, а також дозволяє гнучко маніпулювати цими каналами, змінюючи їх призначення.

5.Література.

Методичний посібник: "Теоретичне посібник з вивчення МП КР580ВМ80А", Нижегородський технічний коледж, Нижній Новгород 1997 год.

"Довідник розробника і конструктора РЕА"

Калачиков Б. А .: "Мікропроцессорри та їх застосування в системах передачі та обробки сигналів".

Авіація і космонавтика
Автоматизація та управління
Архітектура
Астрологія
Астрономія
Банківська справа
Безпека життєдіяльності
Біографії
Біологія
Біологія і хімія
Біржова справа
Ботаніка та сільське господарство
Валютні відносини
Ветеринарія
Військова кафедра
Географія
Геодезія
Геологія
Діловодство
Гроші та кредит
Природознавство
Журналістика
Зарубіжна література
Зоологія
Видавнича справа та поліграфія
Інвестиції
Інформатика
Історія
Історія техніки
Комунікації і зв'язок
Косметологія
Короткий зміст творів
Криміналістика
Кримінологія
Криптологія
Кулінарія
Культура і мистецтво
Культурологія
Логіка
Логістика
Маркетинг
Математика
Медицина, здоров'я
Медичні науки
Менеджмент
Металургія
Музика
Наука і техніка
Нарисна геометрія
Фільми онлайн
Педагогіка
Підприємництво
Промисловість, виробництво
Психологія
Психологія, педагогіка
Радіоелектроніка
Реклама
Релігія і міфологія
Риторика
Різне
Сексологія
Соціологія
Статистика
Страхування
Будівельні науки
Будівництво
Схемотехніка
Теорія організації
Теплотехніка
Технологія
Товарознавство
Транспорт
Туризм
Управління
Керуючі науки
Фізика
Фізкультура і спорт
Філософія
Фінансові науки
Фінанси
Фотографія
Хімія
Цифрові пристрої
Екологія
Економіка
Економіко-математичне моделювання
Економічна географія
Економічна теорія
Етика

8ref.com

© 8ref.com - українські реферати


енциклопедія  бефстроганов  рагу  оселедець  солянка