трусики женские украина

На головну

 Thumb-орієнтоване ядро ??ARM7TDMI і його розвиток - Різне

Вперше технологія Thumb була вбудована в ядро ??ARM7 ще в 1995 році. Адаптоване під технологію Thumb (Thumb-орієнтоване) ядро ??отримало типове позначення ARM7TDMI і за досить короткий час було ліцензовано великою кількістю фірм-виробників всілякого обладнання, оскільки технологія Thumb, стала відгуком фірми ARM на прагнення розробників критичних до вартості застосувань, типу стільникових телефонів, дисководів CD, модемів і пейджерів, отримати прилади з 32-розрядної продуктивністю і 32-розрядних адресним простором, але без збільшення вартості, що пов'язується з переходом до 32-розрядних системам. Чудова щільність коду, що досягається використанням технології Thumb, дозволяє зменшити необхідний обсяг пам'яті - забезпечує 32-розрядну продуктивність системи при використанні пам'яті 16-розрядної формату, що веде до зниження вартості системи.

Необхідно відзначити, що ядро ??ARM7TDMI використовується при створенні не тільки спеціалізованих ІС, але і при створенні мікроконтролерів загального призначення. Так фірма Atmel у вересні 1998 року почала поставки мікроконтролерів сімейства AT91, в основу яких покладено ядро ??ARM7TDMI. Інформацію по приладах серії AT91 можна отримати на сайті http://www.gaw.ru/html.cgi/doc/atmel/at91.htm.

Архітектура ARM є RISC архітектурою, і система команд і пов'язаний з нею механізм декодування набагато простіше, ніж у мікропрограмміруемих CISC комп'ютерів, що призводить до високої швидкості обробки команд, вражаючій швидкості відгуку на переривання (в реальному масштабі часу), реалізації приладу на кристалі малих розмірів і, отже, малої вартості приладу.

Конвеєрна обробка реалізована таким чином, що всі компоненти систем пам'яті і обробки працюють безперервно. Зазвичай, у той час як одна команда виконується, наступна команда декодується і третя команда вибирається з пам'яті.

Можливості системи команд ARM7TDMI можуть бути розширені за рахунок додавання до 16 зовнішніх сопроцессоров.

При розробці інтерфейсу пам'яті розробники орієнтувалися на забезпечення реалізації потенційно можливої ??продуктивності без підвищення вартості самої пам'яті. Критичні до швидкодії сигнали управління також конвейерізовани з тим, щоб реалізувати функції управління системою пам'яті в стандартній логіці з малим споживанням, і ці сигнали управління спрощують використання швидких локальних режимів звернення, необхідних для стандартних динамічних RAM. Крім того, інтерфейс пам'яті ідеально підходить для організації взаємодії як з вбудованою на кристал пам'яттю, так і з зовнішньою пам'яттю, з блоками Flash пам'яті, що дозволяє реалізувати внутрисистемное програмування, захист пам'яті, знизити час виходу на ринок, скоротити загальну вартість системи.

Інтерфейс з пам'яттю у процесора ARM7TDMI організовується наступними основними елементами:

32-розрядної шиною адреси, визначальною адресу комірки пам'яті, яку необхідно використовувати.

32-розрядної двобічної шиною передачі даних D [31: 0], плюс двома окремими односпрямованим шинами даних DIN [31: 0] і DOUT [31: 0], через які переміщаються команди і дані. Дані можуть мати формат слова, півслова або байта.

Сигналами управління, визначальними, наприклад, формат переміщуються даних і спрямування їх передачі і, крім того, рівень пріоритету.

Рис. 1. Блок-схема процесора ядра ARM7TDMI

Цей набір сигналів дозволяє ARM7TDMI досить просто організовувати інтерфейс з DRAM, SRAM і ROM. Для повного використання сторінкового режиму доступу до DRAM, забезпечується інформація про те, є доступ до пам'яті послідовним чи ні. Взагалі кажучи, інтерфейс зі статичної пам'яттю набагато простіше ніж інтерфейс з динамічною пам'яттю.

Оскільки ядро ??ARM7TDMI в основі своїй має ядро ??ARM7, то обмежимося коротким нагадуванням про його архітектурі і більше уваги приділимо особливостям, внесеним технологією Thumb.

Процесор ARM7TDMI - 32-розрядний RISC процесор з 3-рівневим конвеєром, сформований навколо банку з 37 32-розрядних регістрів, в який входять 6 регістрів стану. Процесор оснащений вбудованим помножувачем 32x8 і 32-розрядних многорегістровим циклічним пристроєм зсуву. П'ять незалежних вбудованих шин (PC шина, шина инкремента, шина ALU і A- і B-шини) забезпечують, при виконанні команд високу ступінь паралелізму.

Як видно з порівняння блок-схем процесорів ARM7 і ARM7TDMI (Див. Рис. 1) у блоці конвеєра процесора додався декомпресор команд Thumb.

Однак розробники фірми ARM цим не обмежилися і, маючи на увазі вбудовування ядра в прилади з великим рівнем інтеграції, розширили ядро ??ARM7TDMI (див. Рис. 2) додатковими апаратними блоками, що забезпечують можливість налагодження глибоко вбудованого ядра.

Рис. 2. Блок-схема ядра ARM7TDMI

Як видно з Рис. 2, ядро ??ARM7TDMI складається з ядра власне процесора, показаного на Рис.1, і розширень відладки: контролера сканування TAP (boundary scan) і внутрішньосхемного емулятора (ICEBreaker).

Апаратні розширення налагодження ARM7TDMI, забезпечують розгорнуті можливості налагодження, що полегшують розробку користувальницького прикладного програмного забезпечення, операційних систем, і самих апаратних засобів. Апаратні розширення налагодження дозволяють зупиняти ядро ??або при вибірці заданої команди (в контрольній точці) або при зверненні до даних (в точці перегляду), або асинхронно - за запитом налагодження.

У цих точках, через JTAG послідовний інтерфейс, може бути досліджено внутрішній стан ядра ARM7TDMI, що знаходиться в стані налагодження, і зовнішні стану системи. По завершенні дослідження стану ядра і системи можуть бути відновлені і продовжено виконання програми.

Режим налагодження ARM7TDMI встановлюється або запитом по одному із сигналів зовнішнього інтерфейсу налагодження, або внутрішнім функціональним блоком ICEBreaker, що складається з двох модулів контрольних точок (watchpoint), що працюють в реальному масштабі часу з регістрами стану та управління ядра, і забезпечує підтримку вбудованої налагодження ядра ARM7TDMI. ICEBreaker програмується в послідовному режимі з використанням контролера TAP - засоби управління роботою ланцюжків сканування (Scan Chain 0, 1 і 2) через послідовний інтерфейс JTAG.

Інтерфейс налагодження ARM7TDMI заснований на архітектурі, описаної в стандарті IEEE Std. 1149.1-1990 "Standard Test Access Port (TAP) and Boundary-Scan Architecture".

Як вже зазначалося вище високопродуктивне 32-розрядне статичну RISC ядро ??ARM7TDMI займає на кристалі дуже малу площу, мале споживання енергії ядром дозволяє використовувати його в критичних до споживання застосуваннях, технологія Thumb дозволяє використовувати пам'ять 16-розрядного формату меншої ємності і, відповідно, меншої вартості. Не дивно, що тільки протягом року, після закінчення розробки ядра ARM7TDMI, ядро ??було ліцензовано такими фірмами, як NEC, TI, Symbios Logic, Oki, Atmel, Samsung і VLSI. Надалі ліцензії на використання ядра ARM7TDMI отримали такі гранди напівпровідникової та електронної галузей як IBM, HP, Epson, Matsushita і багато інших.

Йдучи назустріч запитам фірм-розробників ASIC і ASSP, розробників електронної апаратури фірма ARM розширила номенклатуру функціональних макроядер на основі ядра ARM7TDMI (будемо називати макроядра деякий ядро, в даному випадку ARM7TDMI, зі схемотехнически інтегрованими разом ним додатковими, що розширюють його можливості функціональними модулями) і в Нині в сімейство ARM7 Thumb входять: ядро ??ARM7TDMI, макроядра ARM710T, ARM720T і ARM740T, і синтезується (із змінною конфігурацією) ядро ??ARM7TDMI-S.

Основні характеристики чотирьох перших процесорів наведені в таблиці.

 Ядро CPU Площа кристала Споживання (mW / MHz) Тактова частота Продуктивність Ядро CPU Кеш Управління пам'яттю

 ARM7TDMI

 ARM RISC

 ядро з Thumb і EmbeddedICE

 1, 0 мм2 при 0, 25мкм

 2, 1 мм2 при 0, 35 мкм

 4, 8 мм2 при 0, 6 мкм

 Пікове: 1, 2

 Загальна: 0, 6

 Idle: <100 мкВт, при 3, 3 В, CMOS 0, 35 мкм 66 МГц при нормах 0, 35 ? м, CMOS 0, 9 MIPS / MHz 59 MIPS при 66 МГц N / AN / AN / A

 ARM710T

 Кешований процесорний макроядра

 5, 8 мм2 при 0, 25 мкм

 11, 7 мм2 при 0, 35 мкм

 Пікове: 3, 6

 Загальна: 1, 8

 Idle: <100 мкВт при включеному кеш, 3, 3 В, 0, 35мкм CMOS 59 МГц при нормах 0, 35мкм CMOS 53 MIPS при 59МГц ARM7TDMI 8 Кбайт єдиний кеш MMU з повною підтримкою віртуальної пам'яті

 ARM740T

 Кешований процесорний макроядра

 4, 9 мм2 при 0, 25 мкм

 9, 8 мм2 при 0, 35 мкм

 Пікове: 3, 5

 Загальна: 1, 6

 Idle: <100 мкВт при включеному кеш, 3, 3 В, 0, 35мкм CMOS 59 МГц при нормах 0, 35мкм CMOS 53 MIPS при 59МГц ARM7TDMI 8 Кбайт єдиний кеш Проста Конфігурація Пам'яті і Захисту

 ARM720T

 Кешований процесорний макроядра з MMU для WindowsCE

 5, 8 мм2 при 0, 25мкм

 11, 7 мм2 при 0, 35 мкм

 Пікове: 3, 6

 Загальна: 1, 8

 Idle: <100 мкВт при включеному кеш, 3, 3 В, 0, 35мкм CMOS 59 МГц при нормах 0, 35мкм 53 MIPS при 59МГц ARM7TDMI 8 Кбайт єдиний кеш MMU з повною підтримкою віртуальної пам'яті і швидкого контекстного перемикання

Необхідно відзначити, що зазначені у таблиці характеристики (тактова частота, продуктивність, споживання, площа, займана на кристалі) представлені приведеними до CMOS технології з топологічними нормами 0, 35 мкм. Масштабування топології до менших топологічним нормам призведе до зростання і тактової частоти і продуктивності при відповідному зменшенні займаної на кристалі площі напруги живлення і споживання. Так фірма TI, що використовує в ряді своїх розробок ядро ??ARM7TDMI, при CMOS технології GS20 з топологічними нормами 0, 18 мкм отримала тактову частоту понад 80 МГц, і готова використовувати його в CMOS технології GS30 з топологічними нормами 0, 15 мкм.

При розробці цих макроядер фірма ARM орієнтувалася на конкретні області застосування, де особливості кожного макроядра дозволять реалізувати додаткові можливості без істотного приросту вартості. Додавання до макроядра вбудованого кеш дозволяє мінімізувати час доступу до зовнішньої пам'яті і, зберігаючи максимальну продуктивність, дозволяє використовувати недорогі RAM. Стає можливим використання системної шини і зовнішньої пам'яті з швидкодією більш низьким, ніж швидкодія процесора і, отже, зменшити споживання. Широка смуга частот системної шини може бути також використана і для збільшення повної продуктивності системи - вивільнену смугу частот можуть використовувати інші периферійні пристрої, забезпечуючи високу пропускну здатність даних в пристроях типу MPEG декодерів цифрових TV приставок.

Макроядра ARM710T, орієнтоване на персональні інформаційні пристрої (PDA) і Internet застосування, оснащений вбудованим повнофункціональним MMU, що забезпечує використання таких операційних систем як pSOS і EPOC32. Можливість використання віртуальної пам'яті, забезпечена MMU, дозволяє безпечно використовувати коди вивантажені з мережі типу Internet або від незалежного розробника. Така можливість дозволяє вважати ядро ??процесора ARM710T ідеальним для застосування в PDA, інтелектуальних телефонах або Internet телебаченні.

Макроядра ARM720T, орієнтоване на операційну систему WindowsCE, розташовує всіма функціональними можливостями ядра ARM710T плюс спеціальна підтримка операційної системи WindowsCE. Невисока ціна, висока продуктивність і мале споживання процесора ARM720T роблять його ідеальним рішенням для перспективних додатків, що використовують WindowsCE в PDA, кишенькових PC, TV та Internet приставках, інтелектуальних телефонах і автомобільних PC.

Макроядра ARM740T, орієнтоване на високопродуктивні вбудовуються застосування, на відміну від інших макроядер, оснащено кеш який може бути ємністю або 4 або 8 Кбайт і, крім того, модулем захисту буфера запису і пам'яті (повнофункціональним MMU). Макроядра ARM740T орієнтоване на використання в мультимедіа та вбудованих застосуваннях типу цифрових TV приставок, Internet апаратури і мережевих пристроїв, в модемах і системах, для яких розробляється спеціальне ПЗ, яке не потребує управління віртуальною пам'яттю, забезпечується MMU.

Виграш, який може отримати розробник - більш низька вартість пристроїв, мале споживання, за рахунок малого розміру кристала і зниження складності схеми. Вартість розробки ПЗ також знижується за рахунок більш простої структури управління пам'яттю.

Більш повне уявлення про рівень інтеграції макроядер можна отримати порівнявши блок-схему ядра ARM7TDMI з блок-схемою макроядра ARM710T, наведеною на Рис.3.

Рис. 3. Блок-схема макроядра ARM710T

Малюнок з файлу DDI-0086B.pdf (стор. 1-3). Адреса сторінки - http://www.arm.com/Pro+Peripherals/Index.html

У процесорних макроядра ARM710T, ARM720T і ARM740T використовується стандартний інтерфейс шини AMBA фірми ARM, що спрощує проектування ASIC, що базуються на цих ядрах, що забезпечує використання стандартної периферії з бібліотек фірми ARM і сприяє багаторазовому використанню схемотехнічних рішень. Крім того, шина AMBA спрощує тестування глибоко вбудованих ядер ARM без модифікації логіки тестування або тестових таблиць.

Макроядра оснащені портами для приєднання вбудовуваних сопроцессоров, що забезпечує розширення функціональних можливостей макроядер ARM7XXT архітектурно несуперечливим способом.

Ядро ARM7TDMI-STM, що є останнім поповненням сімейства ARM7T, це Thumb-орієнтоване синтезується 32-розрядне RISC ядро ??із змінною конфігурацією, високою продуктивністю і малим споживанням.

Ядро ARM7TDMI-S програмно сумісно з популярним ARM7TDMI ядром, так що програми для кожного ядра можуть розроблятися на одних і тих же засобах розробки програмного забезпечення та основна відмінність ядра ARM7TDMI-S від ARM7TDMI ядра полягає в тому, що ядро ??ARM7TDMI-S є повністю синтезованим - забезпечує просту інтеграцію в сучасні технології виготовлення ASIC а це, в свою чергу, сприяє скороченню терміну виходу застосувань на ринок. Крім того, ядро ??ARM7TDMI-S оптимізується у процесі синтезу самою фірмою - виробником на отримання найвищої продуктивності елементів використовуваної бібліотеки або на забезпечення спеціальних вимог застосування. Тестування в процесі виробництва і широкий діапазон засобів виявлення дефектів також розширюють можливості ядра ARM7TDMI-S.

При розробці ядра ARM7TDMI-S враховувалися вимоги сучасної методології синтезу:

Стратегія однотактового виконання операцій і синхронна схемотехніка

Односпрямований шинний інтерфейс

Відсутність помилкових шляхів

Параметрізуемих скрипти для отримання необхідних розмірів і продуктивності

Доступність як в VHDL, так і в Verilog

Варіанти мінімальної вартості проекту на основі ядра ARM7TDMI-S реалізуються засобами селективного синтезу. Зменшений розмір кристала може бути отриманий за рахунок виключення логіки EmbeddedICE або використання спрощеної схеми помножувача. Крім того, виключення логіки EmbeddedICE збільшує рівень захисту програм і даних в вимагають підвищених засобів захисту застосуваннях типу смарткарт. На основі базової ядра ARM7TDMI-S можуть бути синтезовані чотири ядра:

 Синтезується ядро ??Умножитель * Логіка EmbeddedICE

 ARM7TDMI-S Розширений Мається

 ARM7TDI-S Спрощений Мається

 ARM7TM-S Розширений Відсутня

 ARM7T-S Спрощений Відсутня

* Примітка:

Розширений: множення 8-розрядів / цикл з 64-розрядним результатом і акумулюванням.

Спрощений: множення 2-розрядів / цикл з 32-розрядним результатом і акумулюванням.

Список літератури

Для підготовки даної роботи були використані матеріали з сайту http://www.gaw.ru/

Авіація і космонавтика
Автоматизація та управління
Архітектура
Астрологія
Астрономія
Банківська справа
Безпека життєдіяльності
Біографії
Біологія
Біологія і хімія
Біржова справа
Ботаніка та сільське господарство
Валютні відносини
Ветеринарія
Військова кафедра
Географія
Геодезія
Геологія
Діловодство
Гроші та кредит
Природознавство
Журналістика
Зарубіжна література
Зоологія
Видавнича справа та поліграфія
Інвестиції
Інформатика
Історія
Історія техніки
Комунікації і зв'язок
Косметологія
Короткий зміст творів
Криміналістика
Кримінологія
Криптологія
Кулінарія
Культура і мистецтво
Культурологія
Логіка
Логістика
Маркетинг
Математика
Медицина, здоров'я
Медичні науки
Менеджмент
Металургія
Музика
Наука і техніка
Нарисна геометрія
Фільми онлайн
Педагогіка
Підприємництво
Промисловість, виробництво
Психологія
Психологія, педагогіка
Радіоелектроніка
Реклама
Релігія і міфологія
Риторика
Різне
Сексологія
Соціологія
Статистика
Страхування
Будівельні науки
Будівництво
Схемотехніка
Теорія організації
Теплотехніка
Технологія
Товарознавство
Транспорт
Туризм
Управління
Керуючі науки
Фізика
Фізкультура і спорт
Філософія
Фінансові науки
Фінанси
Фотографія
Хімія
Цифрові пристрої
Екологія
Економіка
Економіко-математичне моделювання
Економічна географія
Економічна теорія
Етика

8ref.com

© 8ref.com - українські реферати


енциклопедія  бефстроганов  рагу  оселедець  солянка