Головна
Банківська справа  |  БЖД  |  Біографії  |  Біологія  |  Біохімія  |  Ботаніка та с/г  |  Будівництво  |  Військова кафедра  |  Географія  |  Геологія  |  Екологія  |  Економіка  |  Етика  |  Журналістика  |  Історія техніки  |  Історія  |  Комунікації  |  Кулінарія  |  Культурологія  |  Література  |  Маркетинг  |  Математика  |  Медицина  |  Менеджмент  |  Мистецтво  |  Моделювання  |  Музика  |  Наука і техніка  |  Педагогіка  |  Підприємництво  |  Політекономія  |  Промисловість  |  Психологія, педагогіка  |  Психологія  |  Радіоелектроніка  |  Реклама  |  Релігія  |  Різне  |  Сексологія  |  Соціологія  |  Спорт  |  Технологія  |  Транспорт  |  Фізика  |  Філософія  |  Фінанси  |  Фінансові науки  |  Хімія

Мікропроцесорна система на базі комплекту КР580 - Комунікації і зв'язок

Федеральне агентство освіти Російської Федерації

Державна освітня установа

середньої професійної освіти

Краснотур'їнськ індустріальний коледж

Спеціальність: Обчислювальні машини, комплекси, системи та мережі

Курсовий проект з предмету мікропроцесори і мікросистеми

на тему: Мікропроцесорна система на базі комплекту КР580

Краснотур'їнськ 2009

Зміст

Введення

1. Опис застосовуваних елементів

1.1 Мікропроцесор КР580ВМ8

1.2 Тактовий генератор КР580ГФ2

1.3 Контролер переривань КР580ВН5

1.4 Системний контролер КР580ВК28

1.5 Програмований послідовний інтерфейс КР580ВВ51

1.6 Контролер клавіатури і дисплея КР580ВВ79

1.7 Мікросхема ОЗУ К537РУ17

1.8 Мікросхема ПЗУ К573РФ6

1.9 Мікросхема дешифратора К155ІД3

1.10 Мікросхема К514ІД2

1.11 Буферний регістр 1533АП5

2. Розрахункова частина

2.1 Розрахунок і планування адресного простору пам'яті

2.2 Побудова схем дешифрування адрес пам'яті

2.3 Розрахунок і планування адресного для пристроїв введення-виведення

2.4 Побудова схем дешифрування адрес пристроїв введення-виведення

3. Структурна схема

4. Принципова схема

Висновок

Список використаної літератури

Введення

В даному курсовому проекті розглянуто мікропроцесорний комплект серії КР580. Цей набір мікросхем, аналогічний набору мікросхем Intel 82xx. Являє собою 8-розрядний комплект на основі n-МОП технології. Система команд СМ1800, ГОСТ 11305.910-80. Більшість мікросхем є аналогами чипів серії MCS-85 фірми Intel.

В даний час для побудови різних мікропроцесорних систем, пристроїв обробки інформації і різних пристроїв обчислювальної техніки широко використовуються мікропроцесорні системи на базі серії КР580.

У комплект КР580 входить:

- Мікропроцесор КР580ВМ80;

- Системний контролер КР580ВК28;

- Паралельний інтерфейс КР580ВВ55;

- Контролер переривань КР580ВМ59;

- Контролер клавіатури і дисплея КР580ВВ79.

Хоча цей мікропроцесорний комплект був створений у вісімдесятих роках, він широко використовується до цих пір і вивчається в різних освітніх закладах так як, вивчивши його, можна зрозуміти роботу більш складних мікропроцесорних систем.

Мікропроцесор КР580 використовується в різних системах з не високими вимогами до продуктивності, і в тих системах, коли використання більш потужних процесорів економічно не вигідний.

Даний курсовий проект необхідний, для того щоб учні вивчили основні елементи мікропроцесорного комплекту, зрозуміли їх роботу, навчилися самостійно будувати мікропроцесорні системи, навчилися знаходити неполадки і усувати їх.

1. Опис використовуваних елементів

1.1 Мікропроцесор КР580ВМ80

Процесор містить 4500 транзисторів за технологією 6 мкм n-МДП Тактова частота процесора КР580ВМ80 - 2 МГц. Кожна команда виконується за 1..5 машинних циклів, кожен з яких складається з 3..5 тактів. Середня продуктивність 200..300 тис. Операцій в секунду на частоті 2 МГц. Мікропроцесор має роздільні 16-розрядну шину адреси і 8-розрядну шину даних. 16-розрядна шина адреси забезпечує пряму адресацію зовнішньої пам'яті обсягом до 64 Кбайт і 256 пристроїв введення / виводу.

Малюнок 1. Умовне позначення мікросхеми КР580ВМ80

Таблиця 1.Призначення висновків мікропроцесора КР580ВМ80

 Висновок Позначення Призначення висновків

 6,5,4,3,7,8,9,10 D0-7 Двонаправлена шина даних

 25,26,27,29,30,31,32,33,34,35,

 1,40,37,38,39,36 А0-15 Шина адреси

 15,22 F1, F2 Тактові сигнали

 13 HOLD Запит захоплення шин

 14 INT Запит переривання

 23 READY Готовність

 12 RESET Сигнал системного скидання

 16 INTE Дозвіл переривання

 17 DBIN Введення з шини даних

 18 WR Запис

 19 SYNC Сигнал синхронізації

 21 HLDA Підтвердження захоплення шин

 24 WAIT Очікування або підтвердження стану очікування

 11 -5V-5В

 20 + 5V + 5В

 28 + 12V + 12В

 2 GND Загальний

1.2 Тактовий генератор КР580ГФ24

Мікросхема КР580ГФ24 - генератор тактових сигналів фаз С1, С2, призначений для синхронізації роботи мікропроцесора КР580ВМ80.

Генератор формує:

- Дві фази С1, З2С позитивними імпульсами, зсунутими в часі, амплітудою 12В і частотою 0,5 - 3,0МГц;

- Стробірующій сигнал становить STB тривалістю не менше (Топ / 9-15нс), де Топ- період тактових сигналів опорної частоти;

- Тактові сигнали. С, синхронні з фазою С2, амплітудою рівня ТТЛ.

Малюнок 2. Умовне позначення мікросхеми КР580ГФ24

Таблиця 2. Призначення висновків генератора тактових імпульсів КР580ГФ24

 Висновок Позначення Призначення висновків

 1 SR Установки в початковий стан мікропроцесора і системи

 2 RESIN Установка 0

 3 RDYIN Сигнал "Готовність"

 4 RDY Сигнал "Готовність"

 5 SYN Сигнал синхронізації

 6 C Тактовий сигнал, синхронний з фазою С2

 7 STB стробірующего сигнал стану

 8 GND Загальний

 9 Ucc2 Напруга живлення + 12В

 10 C2 Тактові сигнали -фази С2

 11 C1 Тактові сигнали -фази С1

 12 OSC Тактові сигнали опорної частоти

 13 TANK Висновок для підключення коливального контуру

 14, 15 XTAL1, XTAL2 Виходи для підключення резонатора

 16 Ucc1 Напруга живлення + 5В

1.3 Системний контролер КР580ВК28

Мікросхема КР580ВК28 - системний контролер, застосовується в мікропроцесорних системах на базі мікропроцесора КР580ВМ80 для формування керуючих сигналів.

Системний контролер формує керуючі сигнали по сигналам стану мікропроцесора при зверненні до ЗУ: RD і WR, при зверненні до УВВ: RDI0 і WRI0, INTA, а також забезпечує прийом і передачу 8-розрядної інформації між каналом даних мікропроцесора.

Малюнок 3. Умовне позначення мікросхеми КР580ВК28

Таблиця 3. Призначення висновків системного контролера КР580ВК28

 Висновок Позначення Призначення висновків

 1 STB стробірующего сигнал стану

 2 HLDA Підтвердження захоплення

 3 TR Видача інформації

 4 RC Прийом інформації

 5, 7, 9, 11, 13, 16, 18, 20 DB4, DB7, DB3, DB2, DB0, DB1, DB5, DB6 Канал даних системи

 6, 8, 10, 12, 15, 17, 19, 21 D4, D7, D3, D2, D0, D1, D5, D6 Канал даних мікропроцесора

 14 GND Загальний

 22 BUSEN Управління передачею даних і видачі сигналів

 23 INTA Підтвердження запиту переривання

 24 RD Читання з ЗУ

 25 RDI0 Читання з УВВ

 26 WR Запис у ЗУ

 27 WRI0 Запис в УВВ

 28 Ucc Напруга живлення + 5В

1.4 Контролери інтерфейсу RS 232

1.4.1 Мікросхема КР580ВВ51

Мікросхема КР580ВВ51-універсальна синхронний приймач, призначений для апаратної реалізації послідовного протоколу обміну між мікропроцесором КР580ВМ80 і каналами послідовної передачі дискретної інформації.

Мікросхема перетворює паралельний код, одержуваний від центрального процесора, в послідовний потік символів зі службовими бітами і видає цей потік в послідовний канал зв'язку з різною швидкістю, а також виконує зворотне перетворення: послідовний потік символів в паралельний 8-розрядне слово.

Малюнок 4.1. Умовне позначення мікросхеми КР580ВВ51

Таблиця 4. Призначення висновків мікросхеми КР580ВВ51

 Висновок Позначення Призначення виведення

 1, 2, 5-8, 27, 28 D2-D7, D0, D1 Канал даних - обмін інформацією між мікропроцесором і мікросхемою

 3 RxD Приймач мікросхеми

 4 GND Загальний

 9 TxC Синхронізації передачі

 10 WR Запис інформації

 11 CS Вибір мікросхеми

 12 CO / D Управління (дані)

 13 RD Читання інформації

 14 RxRDY Готовність приймача

 15 TxRDY Готовність передавача

 16 SYNDET / BD Двохнаправлений трьох - стабільний програмований введення / висновок

 17 CTS Готовність зовнішнього пристрою прийняти дані

 18 TxEND Кінець передачі

 19 TxD Передавач мікросхеми

 20 C Синхронізація

 21 SR Установка вихідного стану

 22 DSR Готовність зовнішнього пристрою передати дані

 23 RTS Запит приймача зовнішнього пристрою для отримання даних

 24 DTR Запит передавача зовнішнього пристрою для отримання даних

 25 RxC Синхронізація прийому

 26 Ucc Напруга живлення + 5В

Таблиця 4.1. Таблиця істинності сигналів мікросхеми КР580ВВ51

 Сигнали на входах Напрямок та вид інформації

 СО / D RD WR CS

 1 1 0 0 Канал даних системи управління

 0 1 0 0 Канал даних системи даних

 1 0 1 0 Канал даних системи стану

 0 0 1 0 Канал даних системи даних

 Х 1 1 0 Високоомниое стан каналу даних

 Х Х Х 1

1.4.2 Таймер КР580ВИ53

Мікросхема КР580ВИ53 -трехканальное програмований пристрій (таймер), призначене для організації роботи мікропроцесорних систем в режимі реального часу. Програмований таймер реалізований у вигляді трьох незалежних 16-розрядних каналів із загальною схемою управління. Кожен канал може працювати в шести режимах.

Керуюче слово визначає режим роботи каналу, тип рахунку, формат чисел.

Малюнок 4.2. Умовне позначення мікросхеми КР580ВИ53

Таблиця 4.3. Призначення висновків мікросхеми КР580ВИ53

 Висновок Позначення Призначення висновків

 1-8 D7-D0 Канал даних

 9, 15, 18 C0, C1, C2 Синхронізація каналів 0-2

 10, 13, 17 OUT0, OUT1, OUT2 Сигнали каналів 0, 1, 2

 11, 14, 16 CE0, CE1, CE2 Сигнали каналів 0, 1, 2

 12 GND Загальний

 19, 20 A0, A1 Сигнали вибору каналів 0, 1, 2

 21 CS Вибір мікросхеми

 22 RD Читання

 23 WR Запис

 24 Ucc Напруга живлення 5В

1.5 Контролер переривань КР580ВН59

Призначений для організації обробки пріоритетних 8-рівневий запитів переривань від восьми зовнішніх пристроїв. Контролер КР580ВН59 був розроблений для мікропроцесорних систем, побудованих тільки на основі мікропроцесора КР580ВМ80. Контролери переривань можна каскадировать для отримання 64-рівневої системи переривань.

Малюнок 5. Умовне позначення мікросхеми КР580ВН59

Таблиця 5. Призначення висновків КР580ВН59

 Висновок Позначення Призначення висновків

 11,10,9,8,7,6,5,4 D0-7 Шина даних мікропроцесора

 3,2 RD / WR Читання / запис інформації в регістри

 27 А0 Розряд шини адреси мікропроцесора

 1 CS Сигнал вибору кристала

 18,19,20,21,22,

 23,24,25 IR0-7 Сигнали запитів переривань від зовнішніх пристроїв введення / виводу

 17 INT Сигнал запиту переривань, що надходить на мікропроцесор

 26 INTA Сигнал підтвердження переривання, що надходить від мікропроцесора

 16 SP / EN Програмування веденого / дозволу буфера

 12,13,15 CAS0-2 Лінії каскадирования

 14 GND Загальний

 28 Vcc Харчування

Таблиця 5.1. Таблиця істинності

1.6 Контролер клавіатури і дисплея КР580ВВ79

Програмований інтерфейсне пристрій, призначений для введення і виведення інформації в системах, виконаних на основі 8- і 16-розрядного мікропроцесора КР580ВМ80. Крім того, мікросхема може застосовуватися і як самостійний пристрій при виконанні вимог, що пред'являються до електричних і тимчасових параметрах.

Клавіатурна частина забезпечує введення інформації в мікросхему через лінії повернення RET7-RET0 з клавіатури (клавіатурна матриця об'ємом 8 слів * 8 розрядів з можливістю розширення до 4 * 8 слів * 8 розрядів) і матриці датчиків (8 слів * 8 розрядів), а також введення по стробірующего сигналу (8 слів * 8 розрядів). Для зберігання інформації в мікросхемі передбачено 8 байт ОЗУ.

Дисплейна частина мікросхеми забезпечує виведення інформації по 4-розрядним каналам DSPA3-DSPA0 і DSPB3-DSPB0 у вигляді двійкового коду на 8- і 16-розрядні цифрові або алфавітно-цифрові дисплеї.

Малюнок 6. Умовне позначення мікросхеми КР580ВВ79

Таблиця 6. Призначення висновків мікросхеми КР580ВВ79

 Висновок Позначення Призначення висновків

 1, 2, 5-8, 38, 39 RET2-RET7, RET0, RET1 Лінії повернення

 3 C Синхронізація

 4 INT Запит переривання

 9 SR Установка

 10 RD Читання інформації

 11 WR Запис інформації

 1-19 D0-D7 Канал даних

 20 GND Загальний

 21 INS / D Команда / дані

 22 CS Вибір мікросхеми

 23 BD Гасіння відображення

 24-27 DSPA3-DSPA0 Канал дисплея А

 28-31 DSPB3-DSPB0 Канал дисплея В

 32-35 S0-S3 Лінії сканування

 36 SH Зрушення

 37 CO / STB Управління / стробірующій сигнал

 40 Ucc Напруга сигналу

1.7 Мікросхема ОЗУ К537РУ17

Статичне асинхронне ОЗУ на основі КМОП-структур.

За завданням ОЗУ нам необхідно 8 кбайт. Отже, нам необхідно поставити 1 штуку.

Класифікаційні параметри К537РУ17:

- Інформаційна ємність - 64 Кбіт = 8 Кбайт

- Організація - 8К * 8

- Час вибірки адреси - не більше 200 нс.

- Вихід - три стану

Малюнок 7. Умовне позначення мікросхеми К537РУ17

Таблиця 7. Призначення висновків мікросхеми К537РУ17

 Висновки Призначення Позначення

 2,3-10,

 21,23,24,25 Адресні входи

 А 12, А 7 -А 0

 А 10, А 11, А 9, А 8

 11-13,

 15-19 Входи-виходи даних

 DO 0 -DO 2,

 DO 3 -DO 7

 20,26 Вибір мікросхеми

 -CE 1, CE 2

 22 Дозвіл щодо виходу -OE

 27 Сигнал запису - зчитування -WE

 28 Напруга живлення

 U cc

 1 Вільний ---

 14 Загальний 0 В

Таблиця 7.1. Таблиця істинності мікросхеми К537РУ17

 CE1 CE2 -OE WE A0-A12 DO0-DO7 Режим роботи

 M M X X X Roff Зберігання

 L H X L A L Запис 0

 L H X L A H Запис 1

 LHLHA Дані в прямому коді Зчитування

 L H H H A Roff Заборона виходу

Примітка: М - Будь комбінація рівнів або сигналів, відмінна від - CE1 = L, CE2 = H.

1.8 Мікросхема ПЗУ К573РФ6

За завданням 48 кбайт - не обходимо 6 штук.

Для стирання записаної інформації мікросхему потрібно витягти з контактного пристрою, замкнути всі її висновки смужкою фольги і помістити під джерело УФ освітлення, забезпечивши її обдув. Однак стирання можна провести, не витягуючи мікросхему з контактного пристрою, але тоді потрібно відключити напругу живлення і сигнали. Типові джерела стираючого випромінювання - дугові ртутні лампи і лампи з парами ртуті в кварцових балонах: ДРТ-220, ДБ-8 та ін. Випромінювання проникає до кристалу РПЗУ через прозоре вікно в кришці корпусу. Час стирання 30 ... 60 хвилин.

Для запобігання від випадкового стирання інформації вікно в кришці корпусу закривається спеціальною плівкою.

Малюнок 8. Умовне позначення мікросхеми К573РФ6

Таблиця 8. Призначення висновків мікросхеми К573РФ6

 Висновки Призначення Позначення

 2-10, 21,23,24,25 Адресні входи

 А 0 - A 12

 11-13,

 15-19 Входи-виходи даних

 DO 0 -DO 2,

 DO 3 -DO 7

 20,26 Вибір мікросхеми -CE0, CE1

 22 Дозвіл щодо виходу -OE

 27 Сигнал запису - зчитування -WE

 28 Напруга живлення E +

 1 Вільний ---

 14 Загальний Gnd

Таблиця 8.1. Таблиця істинності К573РФ6

 A CE OE РК Upр Ucc

 Зберігання X Uн X X E + + 5В

 Зчитування А 1Л 1Л Ш E + + 5В

 Контроль записи А 1Л 1Л Ш + 19В + 5В

 Запис слова А Ш Ш Ш + 19В + 5В

1.9 Мікросхема дешифратора К155ІД3

К155ІД3- дешифратор, що дозволяє перетворити чотирьохрозрядний код, що надходить на входи А0-А3 в напруга низького логічного рівня, що з'являється на одному з шістнадцяти виходів 0-15. Дешифратор має два входи дозволу дешифрации Е0 і Е1. Ці входи можна використовувати як логічні, коли дешифратор ІД3 служить Демультиплексор даних. Тоді входи А0-А3, використовуються як адресні, щоб спрямувати потік даних, що приймаються входами Е0 або Е1, на один з виходів 0-15. На другий, не використовуваний в цьому включенні вхід Е, слід подати напругу низького рівня.

По входах Е0 і Е1 даються сигнали дозволу виходів, щоб усувати поточні викиди, якими супроводжується дешифрация кодів, що з'являються не строго синхронно (наприклад, надходять від лічильника пульсацій). Щоб дозволити проходження даних на виходи, на входи Е0 і Е1 слід дати напруга низького рівня. Ці входи необхідні також при нарощуванні числа розрядів дешіфріруемого коду. Коли на входах Е0 і Е1 присутні напруги високого рівня, на виходах 0-15 з'являються високі рівні.

Вибір контролера за конкретною адресою здійснюється за допомогою дешифратора К155ІД3 (рис. 9). Призначення його висновків показано в таблиці 15.

Малюнок 9. Дешифратор К155ІД3

Таблиця 9. Призначення висновків БІС К155ІД3

 висновку Призначення

 висновку Призначення

 1 Вихід 0 13 Вихід 11

 2 Вихід 14 січня Вихід 12

 3 Вихід 15 лютого Вихід 13

 4 Вихід 16 березня Вихід 14

 5 Вихід 17 квітня Вихід 15

 6 Вихід 18 травня Вхід стробірующій

 7 Вихід 19 червня Вхід стробірующій

 8 Вихід 20 липня Вхід інформаційний

 9 Вихід 21 серпня Вхід інформаційний

 10 Вихід 22 вересня Вхід інформаційний

 11 Вихід 23 жовтня Вхід інформаційний

 12 Загальний 24 Ucc

1.10 Мікросхема К514ІД2

Дисплей побудований на основі 8-розрядного 7-сегментоного індикатора з загальним анодом CD8-BW30R6-A11, червоного світіння. Для курсового проекту необхідний один такий індикатор. Управління цими індикаторами здійснює мікросхема К514ІД2 (рис. 10.).

Малюнок. 10. Умовне графічне позначення дешифратора К514ІД2

Для економії висновків мікроконтролера, а так само для зручності написання програми з виведення числових значень на семисегментних індикатори, у пристрої застосовуються дешифратори двійкового коду в код семисегментних індикаторів. В якості перетворювачів двійкового коду в семіелементний промисловість випускає дешифратори К514ИД1, К514ІД2, КР514ИД1, КР514ІД2. Для спільної роботи з індикаторами, що мають загальний анод - АЛС333Б, візьмемо мікросхему КР514ІД2. Згідно з малюнком 10, частина висновків під'єднується до контролера, за якими на дешифратор надходить число в двійковому код, а інша частина висновків йде на семисегментний індикатор. Так само є висновок управління дешифратором. При подачі на цей вхід логічного "1", дешифратор включений, то є дані переводяться з двійкового коду в код семисегментних індикаторів. Якщо подати логічний "0", то дешифратор вимкнений. Максимальний вихідний струм цього дешифратора становить 25 мА. Його відмітною особливістю є те, що резистори, обмежують струм, в ньому відсутні.

1.11 Буферний регістр 1533АП5

Для збільшення навантажувальної здатності шини адреси мікропроцесора і узгодження цих шин з пам'яттю і зовнішніми пристроями необхідні шинні формувачі. У цій МПС в якості шинного формувача шини адреси використовуються буферні регістри 1533АП5 (рис. 11.). Шина адреси має 16 розрядів, так як цей регістр має 8 розрядів, для побудови буфера буде потрібно 2 мікросхеми. Одна мікросхема формує буфер для розрядів шини адреси А0-А7, а інша - А8-А15. Призначення висновків наводиться в таблиці 16.

Малюнок. 11. Умовне позначення буферного регістра 1533АП5 з нумерацією виводів

Таблиця 11. Призначення висновків БІС 1533АП5

 Висновки

 Призначення

 Позначення

 2, 4, 6, 8, 17, 15, 13, 11 Інформаційні входи. Підкл. до виходів мікропроцесора А0-А7 для першої БІС і А8-А15 - для другої БІС DI0-DI3

 2, 3-10, 21, 23, 24, 25, 26, 27 Інформаційні виходи. Підключаються до відповідним розрядам зовнішньої шини DO0-DO3

 1, 19 Вхідний сигнал "Дозвіл виходу". Якщо OE = 0, то інформаційні виходи перекл. в високоімпедансное стан OE

2. Розрахункова частина

 2.1 Розрахунок і планування адресного простору пам'яті

За завданням необхідна ПЗУ обсягом 48 кбайт, взята мікросхема об'ємом на 8 кбайт, отже, необхідно поставити таких 6 мікросхем.

За завданням ОЗУ необхідно 8 кбайт. Взята мікросхема об'ємом 8 кбайт.

Так як мікропроцесор починає виконувати програми з адреси 0 (після включення або скидання), то з цього починаючи з адреси 0 повинна бути, встановлена ПЗУ, в яку записується програма для початку роботи пристрою. У решти адрес пам'яті розташовується ОЗУ.

Таблиця 12. Розташування мікросхем пам'яті за адресами

 Адреса Тип пам'яті

 0000h

 1FFFh ПЗУ1

 2000h

 3FFFh ПЗУ2

 4000h

 5FFFh ПЗУ3

 6000h

 7FFFh ПЗУ4

 8000h

 9FFFh ПЗУ5

 A000h

 BFFFh ПЗУ6

 C000h

 DFFFh ОЗУ

 E000h

 FFFFh Пристроєм не використовується

Наступним етапом слід розрахунок і побудова дешифрации адрес.

Таблиця 13. Розрахунок адрес пам'яті

 А 15

 А 14

 А 13

 А 12

 А 11

 А 10

 А 9

 А 8

 А 7

 А 6

 А 5

 А 4

 А 3

 А 2

 А 1

 А 0

 ПЗУ1 0000h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

 1FFFh 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

 ПЗУ2 2000h 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

 3FFFh 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

 ПЗУ3 4000h 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

 5FFFh 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

 ПЗУ4 6000h 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0

 7FFFh 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

 ПЗУ5 8000h 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

 9FFFh 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

 ПЗУ6 А000h 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

 BFFFh 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

 ОЗУ C000h 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

 DFFFh 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

 Немає

 устр-в E000h

 FFFFh

2.2 Побудова схем дешифрування адрес пам'яті

Схема 1. Побудова функції для ПЗУ

Схема 2. Побудова функції для ПЗУ 2

Схема 3. Побудова функції для ПЗУ

Схема 3. Побудова функції для ПЗУ 4

Схема 5. Побудова функції для ПЗУ 1

Схема 6. Побудова функції для ПЗУ 1

Схема 7. Побудова функції для ОЗУ 1

В якості аналізу чотирьох старших розрядів шини адреси можна використовувати дешифратор двійковій-десятковий, який отримавши двійковий код на вході активує вихід з відповідним номером. Виходи дешифратора для кожної мікросхеми об'єднуємо функцією І.

Схема 8. Побудова за допомогою дешифратора

2.3 Розрахунок і планування адресного для пристроїв введення-виведення.

Для пристроїв введення-виведення планування адрес виконується аналогічно.

Таблиця 14. Розташування мікросхем пристроїв введення-виведення за адресами.

 00h

 03h ВН59

 04h

 05h ВІ53

 06h

 07h ВВ51

 08h

 09h ВВ79

 AFh

 FFh Не використовується

Наступним етапом слід розрахунок і побудова дешифрации адрес пристроїв введення-виведення.

Таблиця 15. Розрахунок адрес пам'яті

 А 15

 А 14

 А 13

 А 12

 А 11

 А 10

 А 9

 А 8

 А 7

 А 6

 А 5

 А 4

 А 3

 А 2

 А 1

 А 0

 ВН59 00h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

 01h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

 ВІ53 02h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

 03h 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1

 ВВ51 04h 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0

 05h 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1

 ВВ79 06h 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0

 07h 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1

 Чи не ісп. 08h

 FFh

2.4 Побудова схем дешифрування адрес пристроїв введення-виведення

Схема 8. Побудова функції для ВВ51

Схема 9. Побудова функції для ВІ53

Схема 10. Побудова функції для ВН59

Схема 11. Побудова функції для ВВ79

В якості аналізу чотирьох старших розрядів шини адреси можна використовувати дешифратор двійковій-десятковий, який отримавши двійковий код на вході активує вихід з відповідним номером.

Виходи дешифратора для кожної мікросхеми об'єднуємо функцією І.

Схема 12. Побудова за допомогою дешифратора.

3. Структурна схема.

Таблиця 16. Перелік елементів структурної схеми

 № п / п

 Позначення

 Тип елемента

 Тип мікросхеми

 1 ТГ Тактовий генератор КР580ГФ24

 2 ЦП Центральний процесор КР580ВМ80

 3 ДША Дешифратор адреси

 4 ОЗУ Оперативне запам'ятовуючий пристрій К537РУ17

 5 ПЗУ Постійний запам'ятовуючий пристрій К573РФ6

 6 СК Системний контролер КР580ВК28

 7 ПКП Програмований контролер переривання КР580ВН59

 8 ПІ Програмований послідовний інтерфейс КР580ВВ51

 9 ТП Таймер КР580ВН53

 10 ККД Контролер клавіатури і дисплея КР580ВВ79

 11 ДС Схема управління дисплеєм К514ІД2

Структурна схема визначає основний склад виробу, його призначення та взаємозв'язок.

Тактовий генератор (ТГ) формує сигнал системного скидання RESET для установки ЦП та інших пристроїв в початковий стан, а так само імпульси для синхронізації роботи пристроїв. Своїми сигналами генератора тактових імпульсів забезпечує необхідну послідовність роботи всіх пристроїв мікропроцесорної системи.

Мікропроцесор формує адресну шину ША мультиплексированную шину даних ШД з шиною управління ШУ. Для збільшення навантажувальної здатності шини адреси використовується буферний регістр.

Демультиплексирование здійснює системний контролер СК, формуючи на своїх виходах шину даних ШД і керуючі сигнали.

Вибірку мікросхем пам'яті ОЗУ і ПЗУ, залежно від стану адресних ліній ША, здійснює дешифратор ДС.

Мікропроцесорна система містить контролер послідовного інтерфейсу, передавачі та приймачі, які синхронізуються незалежно один від одного сигналами від інтервального таймера Пт Контролер послідовного інтерфейсу займає дві лінії переривання, які обслуговують контролер переривань ПКП.

При надходженні переривання контролер ПКП формує сигнал мікропроцесору, а той у свою чергу, якщо переривання дозволені, формує сигнал.

Функції введення з клавіатури і відображення інформації на індикаторах забезпечує контролер ККД.

Таблиця 17. Склад принципової схеми.

 № Мікросхема Позначення на схемі

 1 КР580ВМ80 DD1

 2 КР580ГФ24 DD2

 3 К1533АП5 DD3, DD4

 4 КР580ВК28 DD5

 5 К573РФ5 DD7

 6 К155ЛН1 DD8

 7 КР537РУ17 DD9

 8 К155ІД3 DD10

 9 КР580ВВ51 DD17

 10 КР580ВВ79 DD18

 11 К155ЛІ6 DD22

 12 К514ІД2 DD25,

 13 CD8-BW30R6-A11 HL1

 14 Гніздо послідовного інтерфейсу XC4

Центральне процесорний пристрій включає в себе мікропроцесор ВМ80 в мінімальному оточенні додаткових мікросхем:

1) Тактовий генератор ГФ24, який синхронізується кварцовим резонатором з частотою 18 МГц. Вхід RDYIN підключений через опір 1 кОм для формування високого рівня на цьому виході. Вхід RESIN підключений до кнопки з нормально роз'єднаними контактами, RC ланцюг призначена для формування сигналу RESET у момент включення МПС і для захисту від брязкоту контактів кнопки. У ланцюг кварцового резонатора включена ємність 20 нФ для запуску генератора в момент подачі напруги.

2) Буферні регістри АП5 призначені для збільшення навантажувальної здатності шини адреси (System Address Bus) мікропроцесора.

3) Системний контролер ВК28 формує на своїх виходах системну шину даних (System Data Bus) і шину управління (System Control Bus). Його входи STSTB, HLDA, WR, DBIN підключені до відповідних виходів мікропроцесора і тактового генератора. Вхід BUSEN заземлений.

До сформованим шинам підключаються інші контролери, а також модулі пам'яті ПЗУ і ОЗУ. Вибірку контролерів здійснюють дешифратори DD10, DD11.

У проектованої МПС обслуговування переривань здійснює один контролер ВН59. Він підключається до 8-розрядної системної шини даних (ШД), а також до шини управління (ШУ). Для адресної вибірки внутрішніх регістрів використовується лінія адреси А0 від шини адреси (ША). До входів IR0-IR7 підключаються контролери, яким необхідні переривання. Так як каскадирования не потрібно, тому інверсний вхід SP / EN заземлюється.

Формування трьох 8-бітних двонапрямлених інтерфейсу Port A, B, C здійснює контролер ВВ55. Його висновки підключаються до відповідним лініях ШД, ША, ШУ. Даний контролер працює в режимі M1, тому лінії PA0-7 і PB0-7 працюють введення і виведення відповідно, а лінії PC0-7 використовуються для керуючих сигналів.

Функції введення з 128-клавішної клавіатури і відображення інформації на одному 8-розрядному цифрових дисплеях HL1 виконує контролер ВВ79. Для сканування клавіатури контролер формує двійковий код на лініях SL0-SL3, аналізуючи при цьому стан ліній RL0-RL7. Перетворення двійкового коду в кодові послідовності М0-М15 виконує дешифратор стовпців DD24, DD27. Виходи цих дешифраторів підключені до розрядів 7-сегментних індикаторів, а також до ліній клавіатури. Безпосереднє управління індикаторами з загальним анодом здійснюють дешифратори К514ІД2, що перетворюють двійковий код з ліній PA0-PA2, PB0-PB2 в 7-сегментний код. Лінії PA3, PB3 підключені безпосередньо на висновок H індикаторів, який відноситься до світлодіоду десяткового дробу. Вхід S підключається до виходу BD контролера для гасіння індикаторів.

Висновок

В даному курсовому проекті була отримана МПС на базі комплекту КР580. Дана МПС володіє відносно невеликим швидкодією. Вона дозволяє вирішувати завдання, пов'язані з управлінням різноманітними технологічними операціями. Розроблена система дозволяє підключати пристрої, які вимагають динамічної зміни часових і частотних характеристик їх вхідних сигналів. Присутність у цій МПС програмованого паралельного інтерфейсу КР580ВВ55 передбачає три канали, до яких можна підключати УВВ, що обмінюються 8-розрядними словами, а також дозволяє гнучко маніпулювати цими каналами, змінюючи їх призначення. КР580ВМ80 є мікропроцесором з фіксованим набором команд, що полегшує складання програм. Обсяг ПЗУ дозволяє записати досить функціональну програму, розширюючи тим самим можливості даної МПС.

 Список використаної літератури

1. Великі інтегральні схеми запам'ятовуючих пристроїв: Довідник. - М .: Радио и связь, 1990.

2. Калабеков Б.А .. "Цифрові пристрої і мікропроцесорні системи". Москва 2003р.

3. Г. І. Пухальський. "Проектування мікропроцесорних систем". Санкт-Петербург 2001р.

4. Довідник, М .: Редакція, 1991 - 196 c. Інтегральні мікросхеми зарубіжних країн та їх аналоги виробництва СРСР.

5. Інтернет-сайт: http://www.computer-museum.ru.

6. Інтернет-сайт: http://www.wikipedia.org.ru
Поняття про автоматизацію проектування в радіоелектрониці
Поняття про автоматизацію проектування в радіоелектроніці Вступ Сучасний стан розвитку світу радіоелектроніки, систем компютерниї технологій висуває перелік необхідних умов, які забезпечують успіх у використанні ЕОМ, при переході

Технологічна карта на виробництво монолітного каркасу багатоповерхової будівлі
Контрольна робота з теми: Технологічна карта на виробництво монолітного каркасу багатоповерхової будівлі Призначення технологічної карти Потрібно запроектувати зведення надземної частини будівлі з несучими конструкціями з монолітного залізобетону. застосування Дана карта застосовна для проектованого

Соціально-економічне і політичне становище країн Балканського півострова напередодні Східної кризи (середина 70-х рр. ХІХ ст.)
Соціально-економічне і політичне становище країн Балканського півострова напередодні Східної кризи (середина 70-х рр. ХІХ ст.) Курсова робота Зміст Вступ Розділ І. Економічна політика Османської Туреччини щодо балканських слов'ян

Розвиток геральдики України
Міністерство освіти і науки України Кафедра: всесвітньої історії Реферат Розвиток геральдики України студента 2-в. курсу Науковий керівник: Черкаси - 2008 Зміст Вступ Розділ 1. Історія геральдики України Розділ 2. Роль герольдів та основні правила геральдики Висновок Список

Розширення сфери радянського впливу після 1945 року і початок епохи "Холодної війни"
Реферат на тему: Розширення сфери радянського впливу після 1945 року і початок епохи "Холодної війни" Вступ Внаслідок перемоги СРСР у Другій Світовій війні його позиції на міжнародній арені значно зміцнилися. Цілий ряд країн Східної Європи і Азії приступили до будівництва соціалізму,

Політичні партії Росії. Соціал-демократична робоча партія (РСДРП)
Кафедра Менеджменту РЕФЕРАТ По дисципліні "Вітчизняна історія" ТЕМА: Політичні партії Росії. Соціал-демократична робоча партія (РСДРП) Зміст Введення 1. Освіта РСДРП. Характеристика її програми 1.1 I з'їзд РСДРП 1.2 Створення газети "Іскра" 1.3 II з'їзд РСДРП. Програма мінімум,

Омские фортеці: історичний аналіз
Муніципальна освітня установа «Середня загальноосвітня школа № 135» Омськиє фортеці: історичний аналіз Омськ - 2009 рік. План Введення 1.Цілі будівництва Омських фортець 2.Будівники Омських фортець 3.Політика уряду у відношенні Сибірі: її еволюція. 4.Від міцності до міста. Висновок Література

© 2014-2022  8ref.com - українські реферати